SU868747A1 - Преобразователь двоичного кода в дес тичный - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении двоично-дес тичных преобразователей .

Известен преобразователь двоичных чисел в дес тичные, содержащий комбинационные сумматоры и дешифратор двоично-дес тичного кода 1|.

Недостаток указанного преобразо .вател  состоит в больших аппаратурных затратах.

Наиболее -близким к предлагаемому по технической сущности  вл етс  преобразователь двоичного кода в дес тичный , содержащий два сумматора и первый корректирующий сумматор 2J.

Недостатки данного преобразовател  также состо т в значительных аппаратных затратах и низком быстродействии .

Цель изобретени  - упрощение преобразовател  и повышение его быстродействи  .

Поставленна  цель достигаетс  тем, что преобразователь двоичного кода в дес тичнцй, содержащий два сумматора и первый корректирующий сумматор, дополнительно содержит первый и второй трехразр дные двоичнодес тичные преобразователи, второй и третий корректирующие сумматоры, а первый и второй сумматоры выполнены в виде треугольных суммирунлцих матриц, первые информационные входы которых соответственно соединены с первыми информационными выходами первого и второго трехразр дных двоично-дес тичных преобразователей,

10 входы которых  вл ютс  информационными входс ми преобразовател , второй информационный вход первой треугольной суммирующей матрицы соединен со вторым информационным выходом второ15 го трехразр дного двоично-дес тичного преобразовател , выходы переполнени  первой треугольной суммирующей матрицы и первого трехразр дного двоично-дес тичного преобразовател  со20 единены соответственно с первым и вторым входами переполнени  второй треугольной суммирующей матрицы, выходы которой соединены с разр дными входами третьего корректирующего

25 сумматора, первый счетный вход которого соединен с выходом переполнени  первого корректирующего сумматора , второй счетный вход - со входом jп того разр да информационных входов 3Q преобразовател  и с суммирующим входом первого корректирующего сумматора , информационные входы которого соединены с информационными выходами первой треугольной суммирующей матрицы, а выходы первого корректирующего сумматора соединены с информационными входс1ми второго корректирукадего сумматора, счетный вход которого соединен со входом первого разр да информационных входов преобразовател , ВЫХСЭДЫ второго и третьего КОрректирующих сумматоров  вл ютс  выходами преобразовател .

Кроме того, первый и второй трехразр дные двоично-дес тичные преобразователи содержат три элемента И, восемь элементов И-НЕ, элемент ИЛЙ-Н и элемент ИЛИ, выход которого  вл етс  выходом переноса трехразр дного двоично-дес тичного преобразовател , вход первого разр да которого соединен с первыми входами первого элемента И, элемента ИЛИ-НЕ и первого , второго и третьего элементов ИНЕ , вход второго разр да соединен с первыми входами второго элемента И, четвертого элемента И-НЕ и вторыми входами первого и третьего элементов И-НЕ и элемента ИЛИ-НЕ, вход третьего разр да трехразр дного двоичнодес тичного преобразовател  соединен с первым входом третьего элемента И, вторыми входами второго и четвертого элементов И-НЕ и третьими входами третьего элемента И-НЕ и элемента ИЛИ-НЕ, выходы первого, второго,третьего и четвертого элементов И-НЕ соединены со входами п того, шестого , седьмого и восьмого элементов И-НЕ соответственно, выходы которых  вл ютс  информационными выходгиии трехразр дного двоично-дес тичного, преобразовател , выход третьего элемента И-НЕ соединен со вторыми входами элементов И и третьими входами первого, второго и четвертого элементов И-НЕ, выход первого элемента И-НЕ соединен с третьими входами первого и второго элементов И, выход второго элемента И-НЕ соединен с четвертыми входом первого и третьи входом третьего элементов И, выход четвертого элемента И-НЕ соединен с четвертыми входами второго и.третьего элементов И, выходы шестого, седьмого и BOi-bMoro элементов И-НЕ соединены со входами Элемента ИЛИ, выходы элемента ИЛИ-НЕ и элементов И  вл ют с  информационными выходами трехразр дного двоично-дес тичного преобразовател .

При этом треугольна  суммирующа  матрица состоит из элементов И, Причем первые входы (i,j)-ого элемента И, где i - номер строки, a..j - номер элемента И в строке (),(, где п - число разр дов слагаемого треугольной суммирующей матрицы,соединены со входом |-ого разр да первого слагаемса о, вторые входы (1, J ) ого элемента И, за исключением элементов И первой строки, соединены со входом (l+J-l)-oro разр да первого слагаемого треугольной суммирующей . матрицы, вторые входы элементов и первой строки соединены со входом j-oro разр да второго слагаемого,выJcoды (i, j ) -ых элементов И

(

 вл ютс  разр дными информационными выходами треугольной суммирующей матрицы , выходы остальных элементов И  вл ютс  выходами переноса треугольной суммирующей матрицы.

На фиг.1 представлена структур-, на  схема предлагаемого преобразовател / на фиг.2 - блок-схема трехразр дного двоично-дес тичного преобразовател ; на фиг.З - структурна  схема треугольной суммирующей матрицы/ на фиг.4 - блок-схема корректирующих сумматоров.

Преобразователь содержит два трехразр дных двоично-дес тичных преобразовател  1 и 2 дл  млгщших и старших разр дов соответственно, преобразующие двоичный код в весовые значени , треугольную сукмирующую матрицу 3 дл  сложени  весовых значений единиц младших разр дов, треугольную суммирующую матрицу 4 дл  сложени  весовых значений дес тков и сотен, первый, второй и третий корректирующие сумматоры 5, 6 и 7.

Входы первого трехразр дного двоично-дес тичного преобразовател  1 соединены со входами Со, С о и Сд, а входы второго трехразр дного двоично-дес тичного преобразовател  2со входами Cg,C и Cg. Вход (соедин етс  непосредственно со вторым корректирующим сумматором б дл  коррекции на число 1, а вход С-- - с пер вым корректирующим сумматором 5 дл  коррекции на число бис третьим корректирующим сумматором 7. Шины трехразр;1дных преобразователей 1 и 2 (фиг.2) представл ют собой лома- ные, пересекающиес  друг с другоми образующие правильную решетку проводников , в узлах которой расположены логические элементы И.

Трехразр дный двоично-дес тичный преобразователь содержит элемент ИЛИНЕ 8, элемент ИЛИ 9, элементы И 10, 11 и 12 и элементы И-НЕ 13-20. Он преобразует трехразр дный двоичный код четырех чисел в унитарно-кодированный код, разр ды которого имеют соответственные веса О, 2, 4,6, 8, и вырабатывает сигнал переноса. Выходы элементов, формирующих одноименные весовые разр ды, объедин ютс  по ИЛИ (на фиг.2 не показаны).

Элементна  схема, представленна  на фиг.2, реализуетс  на следующей таблице истинности.

О

2

4

6

8

10

12

14

Шины треугольных суммирующих матриц 3 и 4 выполнены ломаными, части которых паргшлельны двум сторонам треугольника, а точки излома расположены на третьей стороне, при этом шины суммировани  выполнены.вертикгшьными . В узлах решетки проводников расположены логические элементы И (фиг.З).

Первый и второй корректирующие сумматоры 5 и 6 длч коррекции суммы весовых значений на число 6 и 1 имеют размер 5X2 и складывают любое одноразр дное дес тичное число только с единицей переноса (фиг.4).

Корректирующий сумматор 7 дл  дес тков и сотен включает в себ  треугольные матрицы дл  переносов дес тков и сотен, имеющих ту же структуру , что и матрицы дл  сложени  весовых значений.

Преобразователь работает следующим образом.

На входы трехразр дных двоичнодес тичных преобразователей 1 и 2 подаютс  двоичные числа. Часть разр дов преобразуемого числа (со второго по четвертый) поступает на преоб .разователь 1, а друга  часть разр дов (с шестого по восьмой) - на преобразователь 2. При этом только на одном входе ка дцого преобразовател  по вл етс  единичный сигнсш, соответствукщий дес тичному числу. Результаты преобразовани , равные сумме весов дешифрируемых значащих разр дов преобразуемого числа, передаютс  на суммирующие треугольные матрицы сложени  единиц 3, дес тков и сотен 4. При по влении на входгис суммирующих треугольных матриц сложет ни  весовых значений сигналов срабатывает один логический элемент, наход щийс  на пересечении этих шин.

Первый разр д поступает непосредственно на шину С|, а затем передаетс  на второй корректирующий сумма , тор суммы весовых значений на число 1. П тый разр д поступает на шину С и передаетс  на третий корректирующий сумматор, а именно на матрицу дл  переноса дес тков.

При поступлении на входы преобраo зователей 1 и 2 комбинаций восьмиразр дных двоичных чисел только на одном из элементов каждой матрицы по вл етс  единичный сигнал, соответствующий дес тичному числу. Причем S каждый раз при изменении комбинации чисел мен етс  логический элемент преобразовател  2, на котором по вл етс  единичный сигнал. На трехразр дном преобразо :.ателе 2 единичный сиг0 нал по вл етс  и держитс  на одном и том же логическом элементе до прихода комбинации, соответствующей 32-ому дес тичному числу. Только с приходом такой комбинации мен етс  элемент, на котором по вл етс  единичный сигнал.

5 Результаты дешифрации, равные сумме весов дешифрируемых значгидих разр дов преобразуемого числа, передаютс  на .треугольные суммирующие матрицы 3 и 4 сложени  весовых значений единиц

0 и дес тков соответственно.

е преобразовател  2 единичный сигнал посто нно поступает на одну из шин треугольных суммирующих мат5 риц 3 и 4 и поддерживаетс  до прихода комбинации, соответствующей 32ому дес тичному числу. Затем измен етс  состо ние элементов в преобразователе 2 и соответственно мен ет0 с  шина суммирующих матриц 3 и 4, на которую подаетс  единичный сигнал с трехразр дного преобразовател  2. При по влении.на входных шинах треугольных матриц сложени  весовых значений сигналов срабатывает один

5 логический элемент, наход ишйс  на пересечении этих шин. Начина  с комбинации двоичных чисел, соответствующей 10-ому дес тичному числу, срабатывает элемент переноса, осущест0 вл ющий перенос дес тка в треугольную суммирующую матрицу 4. Начина  с двоичной комбинации,соответствующей дес тичному числу 16, логическа  единица подаетс  на шину С, поддержи5

ваетс  до прихода комбинации, соответствующей 32-ому дес тичному числу , и передаетс  на первый 5 и третий 7 корректирующие сумматоры. В случа:е переполнени  треугольной суммирующей матрицы 3 происходит перенос дес тка в треугольную суммирующую матрицу 4, где происходит сложение дес тков, поступгиощих с выхода трехразр дного преобразовател 

Claims (2)

1.Авторское свидетельство СССР 253440, кл.С 06 F 5/02, 1967.

2.Патент США 3.61.4403,

кл. 235-155, опублик. 1971 (прототип ) .

гл, пгл.. тлллллллллллл

Перенос

Pvi.