RU2494445C1 - Способ обработки информации и вычисления кувыркова (варианты) и устройство "генерализатор" для осуществления способа - Google Patents

Способ обработки информации и вычисления кувыркова (варианты) и устройство "генерализатор" для осуществления способа Download PDF

Info

Publication number
RU2494445C1
RU2494445C1 RU2012103075/08A RU2012103075A RU2494445C1 RU 2494445 C1 RU2494445 C1 RU 2494445C1 RU 2012103075/08 A RU2012103075/08 A RU 2012103075/08A RU 2012103075 A RU2012103075 A RU 2012103075A RU 2494445 C1 RU2494445 C1 RU 2494445C1
Authority
RU
Russia
Prior art keywords
triangle
structural elements
base
signal processing
generalization
Prior art date
Application number
RU2012103075/08A
Other languages
English (en)
Other versions
RU2012103075A (ru
Inventor
Петр Петрович Кувырков
Андрей Александрович Макаров
Original Assignee
Петр Петрович Кувырков
Андрей Александрович Макаров
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Петр Петрович Кувырков, Андрей Александрович Макаров filed Critical Петр Петрович Кувырков
Priority to RU2012103075/08A priority Critical patent/RU2494445C1/ru
Priority to PCT/RU2012/000092 priority patent/WO2013115672A1/ru
Publication of RU2012103075A publication Critical patent/RU2012103075A/ru
Application granted granted Critical
Publication of RU2494445C1 publication Critical patent/RU2494445C1/ru

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17362Indirect interconnection networks hierarchical topologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Image Generation (AREA)

Abstract

Изобретения относятся к области информатики и вычислительной техники и могут быть использованы в различных технологиях, требующих обработки сигналов, например в технологиях обработки и преобразования информационных сообщений. Техническим результатом является повышение быстродействия обработки сигналов при сохранении достоверности результатов обработки. В одном из вариантов способ содержит параллельно-последовательную обработку сигнала в блоке триггеров входного регистра; матричном устройстве; блоке логических элементов, преимущественно логических элементов «И»; блоке триггеров выходного регистра. При этом обработку сигнала в матричном устройстве выполняют в соответствии с геометрической моделью обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник, который разделяют на три части линиями, исходящими из вершин углов треугольника. 5 н. и 24 з.п. ф-лы, 3 ил., 3 табл.

Description

Предлагаемое изобретение относится к области информатики и вычислительной техники и может быть использовано в различных технологиях, требующих обработки сигналов, например в технологиях обработки и преобразования информационных сообщений.
Предлагаемое изобретение представляет собой развитие средств обработки сигналов различного характера, основанных на использовании геометрических моделей в форме графов (см. например, патент RU 2371766, опубликованный 27.10.2009). В отличие от известных решений в предлагаемом изобретении решается задача обеспечения быстродействия обработки сигнала с использованием вычислительных методов при сохранении достоверности результатов обработки. Решение подобной задачи является важным фактором, влияющим на совершенствование средств кодирования информации в системах передачи данных, при обработке внешних сигналов для выработки итогового сигнала в системах поддержки принятия решения и т.п. и может быть проиллюстрировано следующим примером.
В средствах обработки информации различного назначения используются арифметико-логические устройства, выполняющие вычисления с использованием всего многообразия существующих позиционных систем счисления, среди которых наиболее широко используются системы счисления с основанием m=2, 8, 10, 16 равным числу значений одного разряда или его алфавита (таблица 1).
Таблица 1
Системы счисления
Наименование Основание Алфавит
Двоичная 2 0, 1
Восьмеричная 8 0, 1, 2, 3, 4, 5, 6, 7
Десятичная 10 0, 1, 2, 3, 4, 5, 6, 7, 8, 9
Шестнадцатеричная 16 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F
Математическое выражение m-ичного числа Nm и его преобразование в десятичный вид N10 определено выполнением многообразия последовательностей действий с достаточно большим числом вычислительных операций и реализации их расчетов математически представляемых суммой произведений коэффициентов i-го разряда Ki на основание позиционной системы счисления m i-ой степени mi:
N m = K n 1 m n 1 + K n 2 m n 2 + + K i m j + + K j m j + K 0 m 0 = = i = 0 n 1 K i m i
Figure 00000001
,
где n - число разрядов, Nm - запись числа N в m-ой системе счисления, представляемого последовательностью цифр или кодом (Kn-1, Kn-2 , …, Ki, …, К1, К0)m.
Например, преобразование восьмиразрядного двоичного числа, или байта (10110001)2, в десятичное число N10 осуществляется на основе выше приведенного алгоритма следующей последовательностью действий и вычислений
( 1 0 1 1 0 0 0 1 ) 2 = 1 2 7 + 0 2 6 + 1 2 5 + 1 2 4 + 0 2 3 + 0 2 2 + 0 2 1 + 1 2 0 = 1 7 7 1 0
Figure 00000002
.
То есть, при данном преобразовании выполняется достаточно большое числом вычислительных операций, что очевидно усложняет вычисления и отрицательно влияет, как на быстродействие средств, обеспечивающих их выполнение, так и на надежность работы этих средств. Для решения этой проблемы вводят использование дополнительной промежуточной третьей системы вычислений.
Например, для преобразования двоичных чисел в десятичные используют дополнительно восьмеричную систему счисления, осуществляя преобразования двоичных чисел в восьмеричные и за тем уже в десятичные:
( 1 0 1 1 0 0 0 1 ) 2 = ( 2 6 1 ) 8 = 2 8 2 + 6 8 1 + 1 8 0 = 1 2 8 + 4 8 + 1 = 1 7 7 1 0
Figure 00000003
,
что очевидно не решает описанную выше проблему обеспечения быстродействия и надежности вычислений.
Таким образом, при обработке сигналов с использованием вычислительных методов, предусматривающих преобразование сообщения, выраженного в одной позиционной системе счисления в другую, например двоичного числа в десятичное число, необходимо осуществить последовательность действий с достаточно большим числом вычислительных операций, которые отрицательно влияют на их быстродействие и надежность.
В свою очередь предлагаемое изобретение позволит решить указанную задачу, обеспечив как быстродействие, так и надежность при выполнении вычислений при использовании предложенного способа вычисления Кувыркова и устройства «ГЕНЕРАЛИЗАТОР» для осуществления предложенного способа.
Предложенный способ обработки информации и вычисления предусматривает параллельно-последовательную обработку сигнала, например информационного сообщения, в блоке триггеров входного регистра; матричном устройстве; блоке логических элементов, преимущественно логических элементов «И»; блоке триггеров выходного регистра. Итоговый сигнал может быть отображен на индикаторном устройстве и/или может быть использован для формирования управляющего воздействия. Обработку сигнала в матричном устройстве выполняют в соответствии с геометрической моделью обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник. При формировании геометрической модели обработки сигнала упомянутые прямоугольные треугольники располагают в иерархическом порядке, причем к вершинам острых углов основания прямоугольного треугольника, занимающего более высокий ранг в иерархии, прилегают вершины прямых углов треугольников, занимающий более низкий ранг в иерархии. При формировании геометрической модели обработки сигнала упомянутый прямоугольный треугольник может быть разделен на три части, линиями, исходящими из вершин углов треугольника.
В итоге в матричном устройстве могут выполнять генерализацию сигнала, изначально содержащего меньшее количество разнотипных структурных элементов, в сигнал содержащий большее количество разнотипных структурных элементов, используя модель схождения от основания прямоугольного треугольника к его вершине. При этом, степень генерализации определяют через значение высоты треугольника и количество разнотипных структурных элементов в основании треугольника. В обратной ситуации в матричном устройстве могут выполнять обратную генерализацию сигнала, изначально содержащего большее количество разнотипных структурных элементов, в сигнал, содержащий меньшее количество разнотипных структурных элементов, используя модель движения от вершины прямоугольного треугольника к его основанию. В таком случае степень обратной генерализации также определяют через значение высоты треугольника и количество разнотипных структурных элементов в основании треугольника.
Наиболее предпочтительным приложением предложенного способа будет являться преобразование в матричном устройстве сообщения, выраженного в исходной позиционной системе счисления, в итоговое сообщение, выраженное в позиционной системе счисления с требуемым основанием. В таком случае количество разнотипных структурных элементов отображает количество элементов алфавита позиционной системы счисления. Подобное преобразование может быть использовано для выполнения арифметических операций, интегрирование, логические операции и т.п.
Для осуществления способа предложено вычислительное устройство, включающее последовательно соединенные блок триггеров входного регистра; матричное устройство, пересечения шин которого образуют узлы матричной решетки; блок логических элементов, преимущественно логических элементов «И»; блок триггеров выходного регистра. Пространственное расположение шин упомянутого матричного устройства соответствует расположению сторон, по меньшей мере, одного прямоугольного треугольника и выбрано исходя из геометрической модели обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник. Прямоугольные треугольники геометрической модели обработки сигнала располагаются в иерархическом порядке, причем к вершинам острых углов основания прямоугольного треугольника, занимающего более высокий ранг в иерархии, прилегают вершины прямых углов треугольников, занимающий более низкий ранг в иерархии. В части случаев прямоугольный треугольник геометрической модели обработки сигнала может быть разделен на три части, линиями, исходящими из вершин углов треугольника.
Предложенное изобретение поясняется графическим материалом.
Фиг.1 - пример принципиальной схемы вычислительного устройства для преобразования числа, выраженного в двоичной системе счисления, в число, выраженное в десятеричной системе счисления.
Фиг.2, 3 - пример геометрической модели для преобразования числа, выраженного в двоичной системе счисления, в число, выраженное в десятеричной системе счисления.
Предложенное вычислительное устройство (фиг.1) состоит последовательно соединенных: блока триггеров входного регистра; матричного устройства, пересечения шин которого образуют узлы матричной решетки; блока логических элементов, преимущественно логических элементов «И»; блока триггеров выходного регистра. Пространственное расположение шин упомянутого матричного устройства соответствует расположению сторон прямоугольных треугольников и выбрано исходя из геометрической модели обработки сигнала, состоящей из совокупности графов, образующих иерархический порядок из прямоугольных треугольников (фиг.2, 3). В соответствии с иерархическим порядком к вершинам острых углов основания прямоугольного треугольника более высокого ранга прилегают вершины прямых углов треугольников более низкого ранга в иерархии, соответствующей порядку выполнения вычислений. Прямоугольный треугольник геометрической модели обработки сигнала может быть разделен на три части, линиями, исходящими из вершин углов треугольника (фиг.2). Выход блока триггеров выходного регистра может быть подключен к входу индикаторного устройства или же к устройству формирования управляющего воздействия.
В соответствии со сформированной геометрической моделью обработки сигнала - совокупностью графов, образующих иерархический порядок, выполняется обработка сигнала. При этом может быть выполнена генерализация сигнала, то есть преобразование сигнала, содержащего меньшее количество разнотипных структурных элементов, в сигнал содержащий большее количество разнотипных структурных элементов, используя модель схождения от основания прямоугольного треугольника к его вершине. Либо обратный процесс - обратная генерализация (дегенерализация), то есть преобразование сигнала, изначально содержащего большее количество разнотипных структурных элементов, в сигнал, содержащий меньшее количество разнотипных структурных элементов, используя модель движения от вершины прямоугольного треугольника к его основанию. Степень генерализации и обратной генерализации определяют через значение высоты треугольника и количество разнотипных структурных элементов в основании треугольника. В случае обработки сигнала с использованием вычислительных методов, требующих преобразования позиционных систем счисления в матричном устройстве выполняется преобразование сообщения, выраженного в исходной позиционной системе счисления, в итоговое сообщение, выраженное в позиционной системе счисления с требуемым основанием. В этом случае количество разнотипных структурных элементов отображает количество элементов алфавита позиционной системы счисления. С использованием подобного преобразования может быть использовано для выполнения арифметических операций, интегрирование, логические операции и т.п.
Далее приведены примеры осуществления предложенного изобретения.
Пример обработки сигнала - информационного сообщения, предусматривающего преобразование числа, выраженного в двоичной системе счисления, в число, выраженной в десятичной системе счисления.
Геометрическая модель обработки сигнала представляет собой иерархический порядок из прямоугольных треугольников. Треугольники меньших размеров иерархически расположены в соответствии с наличием более низких уровней генерализации, каждый из треугольников может быть дополнительно разделен линиями или лучами, исходящими из его центра, на три составные части (Фиг.2, 3). В углах основания треугольников располагаются сообщения более низкого уровня генерализации, в их вершине - сообщения более высокого уровня генерализации. Соответственно ребра треугольников при схождении отображают процесс генерализации, а при обратном движении - ветвлении, отображают процесс обратной генерализации (дегенерализации).
Способ обработки сигналов выражен дробью определения значения сообщения q-го уровня генерализации
S 0 q : S ( G 0 q ) = S 0 q = S 1 q 1 S 1 q 1 m q = S 1 q 1 m q + S 1 q 1
Figure 00000004
.
Целая часть и числитель дроби представляют значения соответственно старшего S 1 q 1
Figure 00000005
и младшего S 0 q 1
Figure 00000006
разрядов бинарного сообщения (q-1)-го уровня генерализации, знаменатель - значение меры q-го уровня генерализации mq, изменяющейся при переходе от одного ее уровня к другому. Мера генерализации m q = 2 h
Figure 00000007
определена значением высоты треугольника h = 1 2 n 0
Figure 00000008
и числом разрядов сообщения нулевого уровня генерализации в его основании n0. Для треугольника первого уровня генерализации G 0 1
Figure 00000009
в его основании расположены элементы сообщения нулевого уровня генерализации, или двоичные сообщения в виде совокупности разрядов двоичного числа, а в его вершине числовое значение результата вычислений в десятичном виде, или десятичное число S 0 1
Figure 00000010
. На первом уровне генерализации выполняются следующие вычисления:
S 1 ( G 0 1 ) = S 1 1 = S 3 0 S 2 0 m 1 = S 3 0 m 1 + S 2 0 ,
Figure 00000011
S 0 ( G 0 1 ) = S 0 1 = S 1 0 S 0 0 m 1 = S 1 0 m 1 + S 0 0 ,
Figure 00000012
например, при S 1 0 = 1
Figure 00000013
и S 0 0 = 0,
Figure 00000014
представляющие собой двоичное число (10)2, имеет десятичное значение равное 2
S 0 ( G 0 1 ) = S 1 0 S 0 0 m 1 = 1 0 2 = 2 .
Figure 00000015
В итоге в вершине иерархического порядка треугольников получают итоговое значение, выраженное соответствующей дробью.
Входной регистр вычислительного устройства содержит блок триггеров, соединенных своими выходами со входами шин матричного устройства, на пересечениях которых в узлах решетки расположены соединенные с ними своими входами логические элементы типа "И". С выходов логических элементов результаты генерализации входной информации в десятичном виде поступают в выходной регистр и далее на сумматор и индикатор их визуального представления. Направления пространственного расположения шин матрицы вычислительного устройства определены направлениями пространственного расположения сторон или ребер прямоугольного треугольника геометрической модели, исходящих из его вершины S 0 q
Figure 00000016
к углам S 0 q 1
Figure 00000017
и S 1 q 1
Figure 00000018
. Направления пространственного расположения сторон к углам S 0 q 1
Figure 00000017
и S 1 q 1
Figure 00000018
определяют соответственно нулевой и единичный признаки пространственного направления шин матрицы: нулевой признак шин определен их параллельностью стороне треугольника S 0 q S 0 q 1
Figure 00000019
, единичный - S 0 q S 1 q 1
Figure 00000020
.
При подаче на вход вычислительного устройства исходного сообщения, например, четырех разрядного двоичного числа или двоичного сообщения n0=4, результаты процесса генерализации будут рассредоточены по узлам решетки его матрицы, на пересечениях шин нулевого и единичного признаков с общим числом узлов, а следовательно и результатов расчетов, равным 24=16. В случае преобразования двоичной системы счисления выходы триггеров входного регистра генерализатора будут соединены со входами шин его матричного устройства следующим образом: нулевые выходы триггеров Т0 и T1 соединены соответственно со входами шин нулевого и единичного признаков с четными порядковыми номерами, единичные выходы триггеров Т0 и T1 соединены соответственно со входами шин нулевого и единичного признаков с нечетными порядковыми номерами; нулевые выходы триггеров Т2 и Т3 соединены соответственно со входами общих шин нулевого и единичного признаков нулевого и первого порядковых номеров, первые выходы триггеров Т2 и Т3 соединены соответственно со входами общих шин нулевого и единичного признаков второго и третьего порядковых номеров.
Пример обработки сигнала - информационного сообщения, предусматривающего сложение двоичных чисел x12.
Сложение двоичных чисел: x1+x2, например, при x1=(1101)2; x2=(0011)2. Используя известные методики, сложение двоичных чисел с последующим их преобразованием в десятичный вид содержит множество тактов и процессов вычислений:
( 1 1 0 1 ) 2 = 1 2 3 + 1 2 2 + 0 2 1 + 1 2 0 = 8 + 4 + 0 + 1 = 1 3 1 0 + ( 0 0 1 1 ) 2 = 0 2 3 + 0 2 2 + 1 2 1 + 1 2 0 = 0 + 0 + 2 + 1 = 3 1 0 ( 1 0 0 0 0 ) 2 = 1 2 4 + 0 2 3 + 0 2 2 + 0 2 1 + 0 2 0 = 1 6 + 0 + 0 + 0 + 0 = 1 6 1 0
Figure 00000021
.
В соответствии с предложенным способом результаты вычисления получают непосредственно в десятичном виде, осуществляя поразрядное десятичное сложение их составляющих с последующим преобразованием в соответствии с предложенным способом в десятичный вид при параллельности вычислений и значительно меньшем числе их тактов и вычислительных операций:
Figure 00000022
1 1 0 1 + 0 0 1 1 _ 1 1 1 2
Figure 00000023
Figure 00000024
Пример обработки сигнала - информационного сообщения, предусматривающего сложение и вычитание двоичных чисел x1+x2-x3.
Сложение и вычитание двоичных чисел x1+x2-x3, например x1=(0101)2; x2=(1000)2; x3=(0110)2.
Используя известные методики, сложение и вычитание двоичных чисел с последующим их преобразованием в десятичный вид содержит множество тактов и вычислительных операций:
( 0 1 0 1 ) 2 = 0 2 3 + 1 2 2 + 0 2 1 + 1 2 0 = 0 + 4 + 0 + 1 = 5 1 0 + ( 1 0 0 0 ) 2 = 1 2 3 + 0 2 2 + 0 2 1 + 0 2 0 = 8 + 0 + 0 + 0 = 8 1 0 ( 0 1 1 0 ) 2 = 0 2 3 + 1 2 2 + 1 2 1 + 0 2 0 = 0 + 4 + 2 + 1 = 6 1 0
Figure 00000025
( 0 1 1 1 ) 2 = 0 2 3 + 1 2 2 + 1 2 1 + 1 2 0 = 0 + 4 + 2 + 1 = 7 1 0
Figure 00000026
.
В соответствии с предложенным способом результаты вычислений сложения и вычитания двоичных чисел получают непосредственно в десятичном виде, осуществляя поразрядное десятичное сложение и вычитание их составляющих с последующим преобразованием в соответствии с предложенным способом в десятичный вид при параллельности вычислений и значительно меньшем числе их тактов и вычислительных операций:
Figure 00000027
Figure 00000028
Пример обработки сигнала - информационного сообщения, предусматривающего умножение двоичных чисел x1·x2.
Умножение двоичных чисел x1·x2, например, при x1=(1101)2; x2=(0011)2.
Используя известные методики, осуществим последовательное поразрядное умножение составляющих данных чисел с последующим преобразованием результата в десятичный вид при последовательном выполнении множества тактов и вычислительных операций:
Figure 00000029
Используя предложенный способ, вычисление произведения двоичных чисел осуществим непосредственно в десятичном виде в следующей последовательности (см. таблицу 2):
1) в соответствии с предложенным способом преобразуем любое из заданных двоичное число в десятичный вид при параллельности выполняемых при этом вычислений,
2) полученный результат умножаем поразрядно на составляющие другого двоичного числа,
3) полученный результат от умножения, используя предложенный способ, преобразуем в десятичный вид, используя при этом параллельность вычислений и меньшее число тактов и вычислительных операций.
Таблица 2
Figure 00000030
(1)
1 1 0 1 × 3 3 3 0 3
Figure 00000031
(2)
Figure 00000032
(3)
Пример обработки сигнала - информационного сообщения, предусматривающего деление двоичных чисел x1:x2.
Деление двоичных чисел х1·x2, например, при x1=(1100)2; Х2=(0011)2.
Используя предложенный способ, вычисление деления двоичных чисел осуществим непосредственно в десятичном виде в следующей последовательности (см. таблицу 3):
1) в соответствии с предложенным способом преобразуем любое из заданных двоичное число в десятичный вид при параллельности выполняемых при этом вычислений,
2) на полученный результат делим поразрядно составляющие другого двоичного числа,
3) полученный результат от деления, используя предложенный способ, преобразуем в десятичный вид, используя при этом параллельность вычислений и меньшее число тактов и вычислительных операций.
Таблица 3
Figure 00000033
(1)
1 1 0 0 : 3 1 3 1 3 0 0
Figure 00000034
(2)
Figure 00000035
(3)
Пример обработки сигнала - информационного сообщения, предусматривающего интегрирование.
Интегрирование: определение суммы значений функции, представляемых на заданном интервале изменения ее аргумента, например, y(х0)=0; y(x1)=2; y(х2)=1; y(х3)=4; y(х4)=5; y(х5)=2; y(x6)=3; y(х7)=2.
Используя известные методики, осуществим сложение значений функции, представленных двоичными числами с последующим их преобразованием в десятичный вид:
Figure 00000036
В свою очередь, используя предложенный способ, результаты вычислении интеграла функции y(х) осуществим непосредственно в десятичном виде, используя значительно меньшее число тактов и вычислительных операций:
0 0 0 0 + 0 0 1 0 + 0 0 0 1 + 0 1 0 0 + 0 1 0 1 + 0 0 1 0 + 0 0 1 1 + 0 0 1 0 0 2 4 3
Figure 00000037
Figure 00000038
Пример обработки сигнала - информационного сообщения, предусматривающего логическое суммирование.
Логическое суммирование, например,
y0=x0 ∨ х0=0 ∨ 0=0;
y10 ∨ x1=0 ∨ 1=1;
y2=x1 ∨ x0=1 ∨ 0=1;
y3=x1 ∨ x1=1 ∨ 1=2.
Для получения данных результатов, из-за несоответствия арифметических и логических вычислений, исключительно благодаря универсальности предложенного способа его можно использовать не только для арифметических, но и логических вычислений:
Figure 00000039
Таким образом, с помощью предложенного способа обработки информации и вычисления можно осуществить решение всех известных задач, предусматривающих использование арифметических и логических вычислений. Приведенные примеры практического использования подтверждают его достоинства и перспективы широкого применения для новых поколений ЭВМ и информационной техники, обеспечивая повышение универсальности, простоты, надежности и быстродействия.

Claims (29)

1. Способ обработки информации и вычисления, предусматривающий параллельно-последовательную обработку сигнала в
блоке триггеров входного регистра; матричном устройстве; блоке логических элементов, преимущественно логических элементов «И»; блоке триггеров выходного регистра;
причем обработку сигнала в матричном устройстве выполняют в соответствии с геометрической моделью обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник,
а упомянутый прямоугольный треугольник разделяют на три части линиями, исходящими из вершин углов треугольника.
2. Способ по п.1, отличающийся тем, что при формировании геометрической модели обработки сигнала упомянутые прямоугольные треугольники располагают в иерархическом порядке, причем к вершинам острых углов основания прямоугольного треугольника, занимающего более высокий ранг в иерархии, прилегают вершины прямых углов треугольников, занимающий более низкий ранг в иерархии.
3. Способ по п.1, отличающийся тем, что в матричном устройстве выполняют генерализацию - преобразование сигнала, изначально содержащего меньшее количество разнотипных структурных элементов, в сигнал, содержащий большее количество разнотипных структурных элементов, используя модель схождения от основания прямоугольного треугольника к его вершине.
4. Способ по п.3, отличающийся тем, что степень преобразования - генерализации определяют через значение высоты треугольника и количество разнотипных структурных элементов в основании треугольника.
5. Способ по п.1, отличающийся тем, что в матричном устройстве выполняют обратную генерализацию - преобразование сигнала, изначально содержащего большее количество разнотипных структурных элементов, в сигнал, содержащий меньшее количество разнотипных структурных элементов, используя модель движения от вершины прямоугольного треугольника к его основанию.
6. Способ по п.5, отличающийся тем, что степень преобразования - обратной генерализации определяют через значение высоты треугольника и количество разнотипных структурных элементов в основании треугольника.
7. Способ обработки информации и вычисления, предусматривающий параллельно-последовательную обработку сигнала в
блоке триггеров входного регистра; матричном устройстве; блоке логических элементов, преимущественно логических элементов «И»; блоке триггеров выходного регистра;
причем обработку сигнала в матричном устройстве выполняют в соответствии с геометрической моделью обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник, в ходе которой
выполняют интегрирование с использованием преобразования сообщения, выраженного в исходной позиционной системе счисления, в итоговое сообщение, выраженное в позиционной системе счисления с требуемым основанием, причем количество разнотипных структурных элементов отображает количество элементов алфавита позиционной системы счисления.
8. Способ по п.7, отличающийся тем, что при формировании геометрической модели обработки сигнала упомянутые прямоугольные треугольники располагают в иерархическом порядке, причем к вершинам острых углов основания прямоугольного треугольника, занимающего более высокий ранг в иерархии, прилегают вершины прямых углов треугольников, занимающий более низкий ранг в иерархии.
9. Способ по п.7, отличающийся тем, что в матричном устройстве выполняют генерализацию - преобразование сигнала, изначально содержащего меньшее количество разнотипных структурных элементов, в сигнал, содержащий большее количество разнотипных структурных элементов, используя модель схождения от основания прямоугольного треугольника к его вершине.
10. Способ по п.9, отличающийся тем, что степень преобразования - генерализации определяют через значение высоты треугольника и количество разнотипных структурных элементов в основании треугольника.
11. Способ по п.7, отличающийся тем, что в матричном устройстве выполняют обратную генерализацию - преобразование сигнала, изначально содержащего большее количество разнотипных структурных элементов, в сигнал, содержащий меньшее количество разнотипных структурных элементов, используя модель движения от вершины прямоугольного треугольника к его основанию.
12. Способ по п.11, отличающийся тем, что степень преобразования - обратной генерализации определяют через значение высоты треугольника и количество разнотипных структурных элементов в основании треугольника.
13. Способ по п.1, отличающийся тем, что результаты обработки сигнала отображаются на индикаторном устройстве.
14. Способ обработки информации и вычисления, предусматривающий параллельно-последовательную обработку сигнала в
блоке триггеров входного регистра; матричном устройстве; блоке логических элементов, преимущественно логических элементов «И»; блоке триггеров выходного регистра;
причем обработку сигнала в матричном устройстве выполняют в соответствии с геометрической моделью обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник, в ходе которой
выполняют логические операции с использованием преобразования сообщения, выраженного в исходной позиционной системе счисления, в итоговое сообщение, выраженное в позиционной системе счисления с требуемым основанием, причем количество разнотипных структурных элементов отображает количество элементов алфавита позиционной системы счисления.
15. Способ по п.14, отличающийся тем, что при формировании геометрической модели обработки сигнала упомянутые прямоугольные треугольники располагают в иерархическом порядке, причем к вершинам острых углов основания прямоугольного треугольника, занимающего более высокий ранг в иерархии, прилегают вершины прямых углов треугольников, занимающий более низкий ранг в иерархии.
16. Способ по п.14, отличающийся тем, что в матричном устройстве выполняют генерализацию - преобразование сигнала, изначально содержащего меньшее количество разнотипных структурных элементов, в сигнал, содержащий большее количество разнотипных структурных элементов, используя модель схождения от основания прямоугольного треугольника к его вершине.
17. Способ по п.16, отличающийся тем, что степень преобразования - генерализации определяют через значение высоты треугольника и количество разнотипных структурных элементов в основании треугольника.
18. Способ по п.14, отличающийся тем, что в матричном устройстве выполняют обратную генерализацию - преобразование сигнала, изначально содержащего большее количество разнотипных структурных элементов, в сигнал, содержащий меньшее количество разнотипных структурных элементов, используя модель движения от вершины прямоугольного треугольника к его основанию.
19. Способ по п.18, отличающийся тем, что степень преобразования - обратной генерализации определяют через значение высоты треугольника и количество разнотипных структурных элементов в основании треугольника.
20. Способ по п.14, отличающийся тем, что результаты обработки сигнала отображаются на индикаторном устройстве.
21. Способ обработки информации и вычисления, предусматривающий параллельно-последовательную обработку сигнала, включающего информационное сообщение и/или использующегося для выработки управляющего воздействия, в
блоке триггеров входного регистра; матричном устройстве; блоке логических элементов, преимущественно логических элементов «И»; блоке триггеров выходного регистра;
причем обработку сигнала в матричном устройстве выполняют в соответствии с геометрической моделью обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник.
22. Способ по п.21, отличающиеся тем, что при формировании геометрической модели обработки сигнала упомянутые прямоугольные треугольники располагают в иерархическом порядке, причем к вершинам острых углов основания прямоугольного треугольника, занимающего более высокий ранг в иерархии, прилегают вершины прямых углов треугольников, занимающий более низкий ранг в иерархии.
23. Способ по п.21, отличающийся тем, что в матричном устройстве выполняют генерализацию - преобразование сигнала, изначально содержащего меньшее количество разнотипных структурных элементов, в сигнал, содержащий большее количество разнотипных структурных элементов, используя модель схождения от основания прямоугольного треугольника к его вершине.
24. Способ по п.23, отличающийся тем, что степень преобразования - генерализации определяют через значение высоты треугольника и количество разнотипных структурных элементов в основании треугольника.
25. Способ по п.21, отличающийся тем, что в матричном устройстве выполняют обратную генерализацию - преобразование сигнала, изначально содержащего большее количество разнотипных структурных элементов, в сигнал, содержащий меньшее количество разнотипных структурных элементов, используя модель движения от вершины прямоугольного треугольника к его основанию.
26. Способ по п.25, отличающийся тем, что степень преобразования - обратной генерализации определяют через значение высоты треугольника и количество разнотипных структурных элементов в основании треугольника.
27. Способ по п.21, отличающийся тем, что результаты обработки сигнала отображаются на индикаторном устройстве.
28. Вычислительное устройство, включающее последовательно соединенные
блок триггеров входного регистра; матричное устройство, пересечения шин которого образуют узлы матричной решетки; блок логических элементов, преимущественно логических элементов «И»; блок триггеров выходного регистра,
причем пространственное расположение шин матричного устройства соответствует расположению сторон, по меньшей мере, одного прямоугольного треугольника и выбрано исходя из геометрической модели обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник, разделенный на три части линиями, исходящими из вершин его углов.
29. Вычислительное устройство по п.28, отличающийся тем, что прямоугольные треугольники геометрической модели обработки сигнала расположены в иерархическом порядке, причем к вершинам острых углов основания прямоугольного треугольника, занимающего более высокий ранг в иерархии, прилегают вершины прямых углов треугольников, занимающий более низкий ранг в иерархии.
RU2012103075/08A 2012-01-31 2012-01-31 Способ обработки информации и вычисления кувыркова (варианты) и устройство "генерализатор" для осуществления способа RU2494445C1 (ru)

Priority Applications (2)

Application Number Priority Date Filing Date Title
RU2012103075/08A RU2494445C1 (ru) 2012-01-31 2012-01-31 Способ обработки информации и вычисления кувыркова (варианты) и устройство "генерализатор" для осуществления способа
PCT/RU2012/000092 WO2013115672A1 (ru) 2012-01-31 2012-02-13 Способ обработки информации и вычисления и устройство «генерализатор» для осуществления способа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2012103075/08A RU2494445C1 (ru) 2012-01-31 2012-01-31 Способ обработки информации и вычисления кувыркова (варианты) и устройство "генерализатор" для осуществления способа

Publications (2)

Publication Number Publication Date
RU2012103075A RU2012103075A (ru) 2013-08-10
RU2494445C1 true RU2494445C1 (ru) 2013-09-27

Family

ID=48905597

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012103075/08A RU2494445C1 (ru) 2012-01-31 2012-01-31 Способ обработки информации и вычисления кувыркова (варианты) и устройство "генерализатор" для осуществления способа

Country Status (2)

Country Link
RU (1) RU2494445C1 (ru)
WO (1) WO2013115672A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019178107A1 (en) * 2018-03-14 2019-09-19 Cypress Semiconductor Corporation Bit error correction for wireless retransmission communications systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU868747A1 (ru) * 1979-08-30 1981-09-30 Пензенский Завод-Втуз При Заводе Вэм Преобразователь двоичного кода в дес тичный
JPS5858645A (ja) * 1981-09-30 1983-04-07 Fujitsu Ltd 10進数と2進数の変換方式
RU2371766C1 (ru) * 2008-04-14 2009-10-27 Государственное образовательное учреждение высшего профессионального образования Курский государственный технический университет Устройство для исследования графов

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1695319A1 (ru) * 1989-09-25 1991-11-30 Физико-механический институт им.Г.В.Карпенко Матричное вычислительное устройство
EP1924001A4 (en) * 2005-08-10 2009-03-04 Mitsubishi Electric Corp TEST MATRIX GENERATING METHOD, ENCODING METHOD, DECODING METHOD, COMMUNICATION APPARATUS, COMMUNICATION SYSTEM, ENCODER AND DECODER
RU2379749C1 (ru) * 2008-08-06 2010-01-20 Государственное образовательное учреждение высшего профессионального образования Курский государственный технический университет Устройство для подсчета минимального значения интенсивности размещения в системах с древовидной организацией

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU868747A1 (ru) * 1979-08-30 1981-09-30 Пензенский Завод-Втуз При Заводе Вэм Преобразователь двоичного кода в дес тичный
JPS5858645A (ja) * 1981-09-30 1983-04-07 Fujitsu Ltd 10進数と2進数の変換方式
RU2371766C1 (ru) * 2008-04-14 2009-10-27 Государственное образовательное учреждение высшего профессионального образования Курский государственный технический университет Устройство для исследования графов

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
КУВЫРКОВ П.П., ТЕМНИКОВ Ф.Е. Комбинаторные системы. - М.: Энергия, 1975, с.64, 111-117, фиг.4-22, 4-23, 4-24. *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019178107A1 (en) * 2018-03-14 2019-09-19 Cypress Semiconductor Corporation Bit error correction for wireless retransmission communications systems
US10784989B2 (en) 2018-03-14 2020-09-22 Cypress Semiconductor Corporation Bit error correction for wireless retransmission communications systems
US11283543B2 (en) 2018-03-14 2022-03-22 Cypress Semiconductor Corporation Bit error correction for wireless retransmission communications systems

Also Published As

Publication number Publication date
RU2012103075A (ru) 2013-08-10
WO2013115672A1 (ru) 2013-08-08

Similar Documents

Publication Publication Date Title
CN102576304B (zh) 使用紧凑的运算处理元件进行处理
JPH05150947A (ja) 7ビツト入力3ビツト出力のカウンタ
Junjie et al. Implementation of DFT application on ternary optical computer
Maffia et al. Intuitive and formal models of whole number multiplication: Relations and emerging structures
RU2494445C1 (ru) Способ обработки информации и вычисления кувыркова (варианты) и устройство "генерализатор" для осуществления способа
RU180966U1 (ru) Вероятностное арифметическое устройство
Jin et al. VECTOR-MATRIX MULTIPLICATION IN TERNARY OPTICAL COMPUTER.
Karavay et al. Qubit fault detection in SoC logic
Dana-Picard et al. Automated study of envelopes of one-parameter families of surfaces
Saraf et al. Stochastic functions using sequential logic
Balajishanmugam High-performance computing based on residue number system: a review
Song et al. Research on parallel principal component analysis based on ternary optical computer
Crowe et al. Introduction to digital electronics
Karafyllidis Visualization of the quantum Fourier transform using a quantum computer simulator
Hahanov et al. Qubit description of the functions and structures for computing
Huang et al. Key-Point-Driven Data Synthesis with its Enhancement on Mathematical Reasoning
Lin et al. Affine arithmetic-based B-Spline surface intersection with gpu acceleration
Karpovsky Error detection in digital devices and computer programs with the aid of linear recurrent equations over finite commutative groups
Yi Efficient architecture for improving differential equations based on normal equation method in deep learning
Xu et al. Application Research of Ternary Optical Computer on Gaussian Elimination
JPH07141150A (ja) 乗算器
Renuka et al. Piecewise-Polynomial Function Evaluation in 3-D Graphics-Artificial Intelligence based New Digital Multiplier
RU2619527C1 (ru) Способ потокового генерирования последовательности фигурных чисел, используемой при обучении решению уравнения Ферма
Hassan The effect dynamic mathematics software GeoGebra, achievement in matrixes and determinants
Farnsworth et al. Homogenized funtf varieties and algebraic frame completion

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20150201