SU864577A1 - T flip-flop - Google Patents
T flip-flop Download PDFInfo
- Publication number
- SU864577A1 SU864577A1 SU792849512A SU2849512A SU864577A1 SU 864577 A1 SU864577 A1 SU 864577A1 SU 792849512 A SU792849512 A SU 792849512A SU 2849512 A SU2849512 A SU 2849512A SU 864577 A1 SU864577 A1 SU 864577A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- flip
- output
- inputs
- additional
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) ПЕРЕСЧЕТНОЕ УСТРОЙСТВО(54) RECORDING DEVICE
Изобретение относитс к импульсной технике и может быть использоваHgi в цифровых системах автоматического контрол и управлени , а также в измерительно-вычислительных комплексах , например в преобразовател х аналог-код. Известно пересчетное устройство, содержащее счетчик, выходы которого соединены с входами узла считывани вход которого соединен с выходом фо мировател , вход которого соединен с выходом инвертора. Недостатком этого устройства вл етс относительно низка достоверность считывани информации. Наиболее близким техническим реш ние); к изобретению вл етс пересче ное устройство, содержащее счетник, узел перезаписи и формирователь, вход которого соединен с входом счи тывани пересчетного устройства, счетный вход которого соединен со счетным -входом счетчика, выходы которого соединены с информационными входами узла перезаписи, управл кхций вход которого соединен с выходом формировател 21 Недостатком этого устройства вл етс относительно низка достоверность считывани информации. Цель изобретени - повышение достоверности считывани информации. Поставленна цель достигаетс тем, что в пересчетное устройство содержащее счетчик, узел перезаписи и формирователь, вход которого соединен с входом считывани пересчетного устройства, счетный вход которого соединен со счетным входом счетчика , выходы которого соединены с информационными входами узла переза писи, управл ющий вход которого соединен с выходом формировател , дополнительно введены триггер и инвертор , вход которого соединен со счетным входом пересчетного устройства, который соединен с первым дополнительным входом формировател , второй дополнительный вход которого соединен с выходом инвертора, а первый и второй дополнительные выходы формировател соединены соответственно с тактовым и информационными входами триггера. Формирователь содержит первый и второй D-триггеры, информационные входы которых соединены с входом формировател , выход которого соединен с пр мым выходом второго О-триггера , тактовые входы первого и второго 0-триггеров соединены соответственно с первым и вторым дополнительными входами формиройател , первый и второй дополнительные выходы которого соединены с пр мым и инверс ным выходами соответственно первого и второго D-триггеров. На чертеже показана структурна схема пересчетного устройства. Схема пересчетного устройства содержит счетчик 1, триггер 2, инвертор 3, узел перезаписи 4 и формирователь 5, вход которого соединен с входом б считывани пересчетного уст ройства, счетный вход 7 которого сое динен со счетным входом счетчика 1, выходы которого соединены с информационными входами узла перезаписи 4, управл ющий вход которого соединен с выходом формировател 5, вход инвертора 3 соединен со счетным входом 7 пересчетного устройства, который соединен с первым дополнительным вхо дом формировател 5, второй дополнительный вход которого соединен с выходом инвертора 3, а первый и второй дополнительные входы формировате л 5 соединены соответственно с так товым и информационными входами триг гера 2. Формирователь 5 содержит пер вый 8 и второй 9 D-триггеры, информ ционные входы которых соединены с вхо дом формировател 5, выход которого соединен с пр мым выходом второго 0триггера 9, тактовые входы первого 8 и второго 9 О-триггеров соединены соотв ственно с первым и вторым дополнительн ми входами формировател 5,первый и вт рой дополнительные выходы которого соединены с пр мым и инверсным выходами соответственно первого 8 и второго 9 D-триггеров. Пересчетное устройство работает следующим образом. Со счетного входа 7 на вход счетчика 1 поступают импульсы типа меандр , по переднему фронту положительного перепада которых осуществл ет с смена состо ни счетчика 1. Через вход 6 на информационные входы первого 8 и второго 9 D-триггеров формировател 5 поступает импульс считывани положительной пол р ности, длительность которого должна соответствовать чет счет где период счетных импульсов, длительность импульса считывани . Так как длительность импульса сч тывани , воздействующего на информа |Дионные входы первого 8 и второго 9 0-триггеров, такова, что при поступлении на их тактовые входы D-триггера 8 нёпостредственно, а второго D-триггера 9 - инвертированного счетного импульса, на единичных выходах первого 8 и второго 9 D-триггеров сформируютс в соответствующий момент времени положительные перепады импульсов, которые воздействуют с выхода первого D-триггера 8 на тактовый вход триггера 2, а с единичного выхода D-триггера 9 - на управл ющий вход узла считывани 4, причем на нулевом выходе второго D-триггера 9 инвертированный счетный импульс установит нулевой перепад, который выставлен на информационный вход триггера 2. Таким образом, если импульс считывани поступает после воздействи счетного импульса на счетный вход 7 в первой половине периода, то величина уточн ющего разр да информации равна нулю. А если импульс считывани поступает после воздействи счетного импульса на счетный вход 7 во второй половине периода, то величина уточн ющего разр да информации равна единице. формула изобретени 1. Пересчетное устройство содержащее счетчик, узел перезаписи и формирователь , вход которого соединен с входом считывани пересчетного устройства, счетный вход которого соединен со счетным входом счетчика, вьаходы которого соединены с информационными входами узла перезаписи, управл ющий вход которого соединен с выходом формироватеЯ), отличающеес тем, что, с целью повышени достоверности считывани информации в него дополнительно введены триггер и инвертор, вход которого соединен со счетным входом пере- счетного устройства, который соединен с первым дополнительным входом формировател , второй дополнительный вход которого соединен с выходом инвертора, а первый и второй дополнительные вцходр формировател сочинены соответственно с тактовым и информационными входами триггера. 2. Пересчетное устройство по п.1 отличающеес тем, что формирователь содержит первый и второй D-триггеры, информационные входы которых соединены с входом формировател , выход которого соединен с пр мым выходом второго D-триггера, тактовые входы первого и второго D-триггеров соединены соответственно с первым и вторым дополнительным входами формировател , первый и вто-, рой дополнительные выходы которогоThe invention relates to a pulse technique and can be used in digital systems of automatic control and control, as well as in measuring and computing systems, for example, analog-to-code converters. A counting device is known which contains a counter, the outputs of which are connected to the inputs of the reader unit whose input is connected to the output of the reader, whose input is connected to the output of the inverter. A disadvantage of this device is the relatively low reliability of reading information. The closest technical solution); The invention is a recalculation device containing a counter, a rewriting node and a shaper whose input is connected to the read input of the recalculation device, the counting input of which is connected to the counting input of the counter, the outputs of which are connected to the information inputs of the rewriting node, the control input of which is connected with the output of the imager 21 The disadvantage of this device is the relatively low accuracy of reading information. The purpose of the invention is to increase the reliability of reading information. The goal is achieved by the fact that in a scaling device containing a counter, a rewriting node and a shaper, the input of which is connected to the read input of the scaling device, the counting input of which is connected to the counting input of the counter, the outputs of which are connected to the information inputs of the overwriting node, the control input of which is connected with the output of the driver, a trigger and an inverter are additionally introduced, the input of which is connected to the counting input of a scaler, which is connected to the first additional input of the ph tors, and the second additional input connected to the output of the inverter, and the first and second additional shaper outputs connected respectively to the clock inputs of the flip-flop and information. The shaper contains the first and second D-flip-flops, whose information inputs are connected to the shaper input, the output of which is connected to the direct output of the second O-flip-flop, the clock inputs of the first and second 0-flip-flops are connected respectively to the first and second additional inputs of the shaper, the first and second the additional outputs of which are connected to the direct and inverse outputs of the first and second D-flip-flops, respectively. The drawing shows a schematic diagram of the counting device. The circuit of the counting device contains counter 1, trigger 2, inverter 3, rewriting node 4 and shaper 5, the input of which is connected to the readout input b of the counting device, the counting input 7 of which is connected to the counting input of counter 1, the outputs of which are connected to the information inputs of the node rewriting 4, the control input of which is connected to the output of the driver 5, the input of the inverter 3 is connected to the counting input 7 of a scaler, which is connected to the first auxiliary input of the driver 5, the second auxiliary input cat It is connected to the output of the inverter 3, and the first and second additional inputs of the formative 5 are connected respectively to the tactical and informational inputs of trigger 2. Former 5 contains the first 8 and second 9 D-flip-flops, the information inputs of which are connected to the input of the former 5, the output of which is connected to the direct output of the second 0rigger 9, the clock inputs of the first 8 and second 9 O-flip-flops are connected respectively to the first and second additional inputs of the imaging unit 5, the first and second additional outputs are connected to the right m and inverse outputs, respectively, of the first 8 and second 9 D-flip-flops. The counting device operates as follows. From counting input 7 to the input of counter 1 pulses of the square wave type are received, on the leading edge of the positive differential of which the state of the counter 1 changes. Through input 6, the information inputs of the first 8 and second 9 D-flip-flops of the imager 5 receive a positive-field read pulse the duration of which must correspond to the odd count where the period of the counting pulses is, the duration of the read pulse. Since the duration of the impulse impulse acting on the information | Dion inputs of the first 8 and second 9 0-flip-flops is such that when the clock inputs of the D-flip-flop 8 arrive at their clock, the second D-flip-flop 9 - of the inverted counting pulse on the single the outputs of the first 8 and second 9 D-flip-flops will form at the corresponding time moment positive pulses that affect from the output of the first D-flip-flop 8 to the clock input of flip-flop 2, and from the single output of D-flip-flop 9 to the control input of the readout node 4, P At the zero output of the second D-flip-flop 9, an inverted counting pulse sets a zero differential, which is set to the information input of flip-flop 2. Thus, if the read pulse comes after the counting pulse on the counting input 7 in the first half of the period, then the refinement bit information is zero. And if the read pulse comes after the counting pulse has been applied to the count input 7 in the second half of the period, then the magnitude of the specifying bit information is equal to one. claims 1. A counting device containing a counter, a rewriting node and a shaper, the input of which is connected to the read input of a counting device, the counting input of which is connected to the counting input of a counter, whose inputs are connected to the information inputs of the rewriting node, the control input of which is connected to the output of the forming) , characterized in that, in order to increase the reliability of reading information, a trigger and an inverter are added to it, the input of which is connected to the counting input a device which is connected to a first input of the additional, second auxiliary input coupled to an output of the inverter, and the first and second additional vtshodr shaper composed respectively to the clock inputs of the flip-flop and information. 2. Recalculator according to claim 1, characterized in that the driver contains the first and second D-flip-flops, the information inputs of which are connected to the input of the shaper, the output of which is connected to the forward output of the second D-flip-flop, clock inputs of the first and second D-flip-flops are connected respectively, with the first and second additional inputs of the imager, the first and second, a number of additional outputs of which
.соединены с пр мым и инверсным выхо (дами соответственно первого и второго 0-триггеров.. are connected with direct and inverse outputs (dami of the first and second 0-flip-flops respectively.
Источники информации, прин тые ао внимание при экспертизеSources of information taken ao attention in the examination
1.Патент Франции 2057253. кл. Н 03 К 21/00, 1969.1.Patent of France 2057253. cl. H 03 K 21/00, 1969.
2.Гу,тников B.C. Интегральна электроника в измерительных приборах Л., Энерга , 1974, с. 101( прототип ). - 2. Gu, t. B.C. Integral electronics in measuring devices L., Energ, 1974, p. 101 (prototype). -
т Лtl
ТT
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792849512A SU864577A1 (en) | 1979-12-10 | 1979-12-10 | T flip-flop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792849512A SU864577A1 (en) | 1979-12-10 | 1979-12-10 | T flip-flop |
Publications (1)
Publication Number | Publication Date |
---|---|
SU864577A1 true SU864577A1 (en) | 1981-09-15 |
Family
ID=20863537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792849512A SU864577A1 (en) | 1979-12-10 | 1979-12-10 | T flip-flop |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU864577A1 (en) |
-
1979
- 1979-12-10 SU SU792849512A patent/SU864577A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU864577A1 (en) | T flip-flop | |
SU864578A1 (en) | T flip-flop | |
SU1427370A1 (en) | Signature analyser | |
SU694867A1 (en) | Device for the digital averaging of binary -coded signals | |
SU822298A1 (en) | Device for monitoring fixed storage unit | |
SU418857A1 (en) | ||
SU1169173A1 (en) | Device for translating serial code to parallel code | |
SU743036A1 (en) | Digital information shifting device | |
SU1374430A1 (en) | Frequency-to-code converter | |
SU1195274A1 (en) | Zero indicator of phase shift | |
SU491128A1 (en) | Device for reading information from a sensor | |
SU633154A1 (en) | Arrangement for automatic measuring of communication pulsed characteristic | |
SU470927A1 (en) | The device of the majority decoding with three-time repetition of discrete information | |
SU845109A1 (en) | Active power-to-pulse quantity converter | |
SU1061054A1 (en) | Device for measuring limit automatic selection | |
SU1280600A1 (en) | Information input device | |
SU703864A1 (en) | Storage | |
SU1018190A1 (en) | Pulse recurrence frequency multiplier | |
SU647643A1 (en) | Time interval meter | |
SU1659710A1 (en) | Digital data recorder | |
SU864497A1 (en) | Square pulse generator | |
SU455469A1 (en) | Pulse expander | |
SU949823A1 (en) | Counter | |
SU374586A1 (en) | GENERATOR OF RECURRENT SEQUENCE WITH SELF-MONITOR | |
SU970634A1 (en) | Phase discriminator |