SU862366A1 - Digital corrector of signals - Google Patents
Digital corrector of signals Download PDFInfo
- Publication number
- SU862366A1 SU862366A1 SU792739358A SU2739358A SU862366A1 SU 862366 A1 SU862366 A1 SU 862366A1 SU 792739358 A SU792739358 A SU 792739358A SU 2739358 A SU2739358 A SU 2739358A SU 862366 A1 SU862366 A1 SU 862366A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- unit
- output
- input
- block
- memory unit
- Prior art date
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
(54) ЦИФРОВОЙ КОРРЕКТОР СИГНАЛОВ(54) DIGITAL SIGNAL CORRECTOR
1one
Изобретение относитс к электросв зи и может использоватьс дл коррекции межсимвольной интерференции в модулированных сигналах.The invention relates to telecommunications and can be used to correct intersymbol interference in modulated signals.
Известен цифровой корректор сигналов, содержащий аналого-цифровой преобразователь , выходы которого подключены к первым входам блока пам ти и программного блока, причем первый выход последнего подключен .ко второму входу блока пам ти, первым , входам блока пам ти коэффициентов и арифметического блока, выход которого вл етс выходом устройства, а второй вход через блок пам ти коэффициентов пбдключен к вьйоду блока коррел ции, второй выход блока пам ти соединен с третьим входом арифметического блока, второй выход которого подключен к третьему входу блока пам ти 1.A digital signal corrector is known, which contains an analog-to-digital converter, the outputs of which are connected to the first inputs of the memory unit and the program block, the first output of the latter being connected to the second input of the memory block, first, to the inputs of the coefficient memory block and the arithmetic unit whose output is the output of the device, and the second input is through the memory block of coefficients pdc connected to the output of the correlation block, the second output of the memory block is connected to the third input of the arithmetic unit, the second output of which is connected the third input of the storage unit 1 minute.
Однако у известного устройства наличие посто нной составл ющей в сигнале на выходе корректора существенно снижает помехоустойчивость передачи.However, in a known device, the presence of a constant component in the signal at the output of the equalizer significantly reduces the noise immunity of the transmission.
Цель изобретени - повышение помехоустойчивости .The purpose of the invention is to improve noise immunity.
Дл этого в известный цифровой корректор сигналов, содержащий аналого-цифровой преобразователь, выходы которого подключены к первым входам блока пам ти и программного блока, первый выход последнего подключен ко второму входу блока пам ти , первым входам блока пам ти коэффициентов и арифметического блока, выход которого вл етс выходом устройства, а второй вход через блок пам ти коэффициентов подключен к выходу блока коррел ции, второй выход блока пам ти соединен с третьим входом арифметического блока, второй выход которого подключен к третьему входу блока пам ти, введен блок управлени . При этом выходы блока управлени подключены к входам управлени блока пам ти , блока коррел ции и программного блока соответственно. Первый выход последнего подключен к третьему входу блока коррел ции , а второй выход - к входу блока управлени .For this, a known digital signal equalizer containing an analog-digital converter, the outputs of which are connected to the first inputs of the memory block and the program block, the first output of the last one is connected to the second input of the memory block, the first inputs of the coefficient memory block and the arithmetic block whose output is the output of the device, and the second input through the coefficient memory block is connected to the output of the correlation block, the second output of the memory block is connected to the third input of the arithmetic block, the second output of which is connected A control unit is inserted at the third input of the memory unit. In this case, the outputs of the control unit are connected to the control inputs of the memory unit, the correlation unit, and the program unit, respectively. The first output of the latter is connected to the third input of the correlation unit, and the second output is connected to the input of the control unit.
На чертеже представлена структурна электрическа схема предложенного устройства .The drawing shows a structural electrical circuit of the proposed device.
2020
Цифровой корректор сигналов содержит приемник 1, цифровой корректор 2, аналогоцифровой преобразователь 3, блок 4 пам ти , программный блок 5, блок 6 коррел ции , блок 7 пам ти коэффициентов, арифметический блок 8 и блок 9 управлени .The digital signal equalizer comprises receiver 1, digital equalizer 2, analog-digital converter 3, memory block 4, program block 5, correlation block 6, coefficient coefficient block 7, arithmetic block 8, and control block 9.
Устройство работает следующим образом .The device works as follows.
Аналоговые сигналы с выходов демодул торов приемника 1 поступают на аналого-цифровой преобразователь 3, где производ тс стробирование этих сигналов в отсчетные моменты времени, запоминание и хранение амплитуд полученных напр жений выборок и преобразование этих напр жений в п-разр дные кодовые числа.The analog signals from the outputs of the demodulators of the receiver 1 are fed to the analog-to-digital converter 3, where they are gated at the reference times, storing and storing the amplitudes of the received sample voltages and converting these voltages into n-digit code numbers.
Преобразование производитс так, что сначала преобразуетс сигнал с выхода первого демодул тора o-i , а затем - сигнал с выхода второго демодул тора Л / приемника 1. В такой же очередности производитс запись в блок 4 пам ти двух п-разр дных чисел выборок, полученных в результате преобразовани . В тот же блок с выхода арифметического блока 8 записываютс данные о пол рности сигналов aj и aj на выходах цифрового корректора 2 /Sgna - , Sgna/ / и сигналы Sgnlj и Sgnl,, отображающие знак от клонени откорректированных сигналов aJ и а от нормированного значени .The conversion is performed in such a way that the signal from the output of the first demodulator oi is first converted, and then the signal from the output of the second demodulator L / receiver 1. In the same order, two memories of two n-bit numbers of samples received in result of conversion. The same block from the output of the arithmetic unit 8 records the polarity of the signals aj and aj at the outputs of the digital equalizer 2 (Sgna -, Sgna) / and the signals Sgnlj and Sgnl, displaying the sign from the deviation of the corrected signals aJ and a from the normalized value.
На основании анализа этих сигналов, выводимых из блока 4 пам ти по командам программного блока 5, и в соответствии с выбранным алгоритмом работы цифрового корректора 2 в блоке 6 коррел ции рырабатываютс сигналы о направлении изменени коэффициента передачи соответствующего отвода корректора 2, которые в виде п-разр дных чисел хран тс в блоке 7 пам ти коэффициентов. В каждом такте работы программного блока 5 из блоков 4 и 7 в блок умножени арифметического блока 8 поступают два п-разр дных кодовых чисела, соответствующие модул м и пол рност м кодов коэффициента передачи и выборки дл соответствующего отвода корректора 2.Based on the analysis of these signals outputted from memory block 4 by the commands of program block 5, and in accordance with the selected algorithm of the digital corrector 2 in correlation block 6, signals about the direction of change of the transfer coefficient of the corresponding tap of the corrector 2 are generated, which in the form of bit numbers are stored in the coefficient memory block 7. In each cycle of operation of software block 5 from blocks 4 and 7, two multiplication code numbers are sent to the multiplication unit of arithmetic unit 8, corresponding to the modules and fields of the transfer and sampling codes for the corresponding offset of the equalizer 2.
При этом сначала в арифметический блок 8 nocTiyn aeT код выборки первого демодул тора aj , а затем - код выборки второго демодул тора а/ приемника 1 дл умножени на один и тот же код коэффициента передачи регул тора. Полученные произведени двух пар чисел записываютс по командам, поступающим из программного блока 5 в один из двух сумматоров арифметического блока 8 с целью сложени произведений раздельно дл выборок сигнала с выходов двух демодул торов.Here, first, in the arithmetic unit 8, nocTiyn aeT, the sample code of the first demodulator aj, and then the sample code of the second demodulator a / receiver 1 for multiplying by the same controller gain code. The resulting products of two pairs of numbers are written by commands from program block 5 to one of the two adders of the arithmetic unit 8 in order to add the products separately for the signal samples from the outputs of two demodulators.
В следующем такте работы программного блока 5 из блоков 4 и 7 на входы блока 8 будут поданы кодовые числа, соответствующие следующему отводу корректора 2. Полученные произведени алгебраически складываютс в соответствующих сумматорах блока 8 с числами, хран щимис вIn the next cycle of operation of software block 5 from blocks 4 and 7, code numbers corresponding to the next tap of corrector 2 will be fed to the inputs of block 8. The resulting products are algebraically added in the corresponding adders of block 8 with numbers stored in
нем от предыдущего такта работы блока 5 дл предществующего отвода корректора 2. Этот процесс будет продолжатьс до тех пор, пока в сумматорах блока 8 не будут записаны суммы, полученные в результатеit from the previous cycle of operation of block 5 for the prior tap of corrector 2. This process will continue until the sums obtained as a result of
сложени произведений кодов выборки и коэффициентов передачи дл всех отводов корректора 2.addition of products of sample codes and transmission coefficients for all taps of the corrector 2.
В процессе настройки корректора 2 в блоке 7 записываютс такие числа коэффициентов передачи дл регул торов отводов, при которых величина межсимвольных интервалов минимальна.In the process of adjusting offset 2, in block 7, such numbers of transmission coefficients for tap controllers are recorded at which the intersymbol interval is minimal.
Таким образом, за счет введени блока управлени в цифровой корректор компенсируетс посто нна составл юща в сигналах , что повыщает помехоустойчивость передачи сигналов данных.Thus, by introducing a control unit into a digital equalizer, the constant component in the signals is compensated, which increases the noise immunity of data signal transmission.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792739358A SU862366A1 (en) | 1979-03-14 | 1979-03-14 | Digital corrector of signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792739358A SU862366A1 (en) | 1979-03-14 | 1979-03-14 | Digital corrector of signals |
Publications (1)
Publication Number | Publication Date |
---|---|
SU862366A1 true SU862366A1 (en) | 1981-09-07 |
Family
ID=20816380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792739358A SU862366A1 (en) | 1979-03-14 | 1979-03-14 | Digital corrector of signals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU862366A1 (en) |
-
1979
- 1979-03-14 SU SU792739358A patent/SU862366A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4181967A (en) | Digital apparatus approximating multiplication of analog signal by sine wave signal and method | |
US4903026A (en) | Architecture for high sampling rate, high resolution analog-to-digital converter system | |
US4237463A (en) | Directional coupler | |
SU862366A1 (en) | Digital corrector of signals | |
IE43171L (en) | Digital device | |
US3720875A (en) | Differential encoding with lookahead feature | |
EP0191468B1 (en) | An apparatus for generating a velocity error signal | |
SU951725A1 (en) | Device for intercharacter distortion adaptive correction | |
SU921099A2 (en) | Digital adaptive corrector of intersymbol distortions in data signals | |
SU832733A1 (en) | Digital adaptive signal corrector | |
SU1043830A1 (en) | Discrete signal digital adaptive corrector | |
SU801269A1 (en) | Digital adaptive corrector of intersymbol distortions in data signals | |
SU1501110A1 (en) | Information readout device | |
SU1256213A1 (en) | Linear device for correcting intersymbol interference | |
SU1231615A1 (en) | Device for compensating intersymbol interference of multilevel signals in data transmission channels | |
SU932492A1 (en) | Digital differeniating device | |
SU1550455A1 (en) | Electric prospecting station | |
SU1335972A1 (en) | Analog data input multichannel device | |
SU1656682A1 (en) | Movement-to-digital converter | |
US5959862A (en) | Variable-rate data entry control device and control method | |
SU1023653A1 (en) | Binary code-to-pulse repetition frequency device | |
SU985948A1 (en) | Signal transmission device | |
SU930649A1 (en) | Analogue-code converter | |
SU818004A1 (en) | Functional voltage-to-code converter | |
SU648982A1 (en) | Arrangement for correcting single errors |