SU932492A1 - Digital differeniating device - Google Patents

Digital differeniating device Download PDF

Info

Publication number
SU932492A1
SU932492A1 SU802953931A SU2953931A SU932492A1 SU 932492 A1 SU932492 A1 SU 932492A1 SU 802953931 A SU802953931 A SU 802953931A SU 2953931 A SU2953931 A SU 2953931A SU 932492 A1 SU932492 A1 SU 932492A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
register
input
adder
registers
Prior art date
Application number
SU802953931A
Other languages
Russian (ru)
Inventor
Викентий Владимирович Хиценко
Михаил Яковлевич Масленков
Original Assignee
Предприятие П/Я В-2962
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2962 filed Critical Предприятие П/Я В-2962
Priority to SU802953931A priority Critical patent/SU932492A1/en
Application granted granted Critical
Publication of SU932492A1 publication Critical patent/SU932492A1/en

Links

Description

(54) ЦИФРОВОЕ ДИФФЕРЕНЦИРУЮЩЕЕ УСТРОЙСТВО(54) DIGITAL DIFFERENTIATING DEVICE

Claims (2)

.I Изобретение относитс  к вычислвтепы ной техщпсе и может быть использовано в быстродействующих системах управлени  в которых необход11ма тгаформапи  о производной от выходного сигнала ст:темы. Известно устройство дл  многократно го дифферешпфовани  входного сигнала fl} Недостатке устройства 1юл етс  высока  сложность, определ ема  наличием большого числа решающих усилителей и малое быстродействие. Известно устройство, содержащее два регистра, сумматор и блок управлени  2j Недостатком устройства  вл етс  небольшое быстродействие. Цель изобретени  - повышение бистро действи . Поставленна  цель достигаетс  тем, что цифровое дифферёнпируюшее устройство , содержащее первый, второй регист ры, первый сумматор, причем информациок ный вход устройства подключен к вкоду первого регистра, выход которого с входом второго регистра, выход которого подключен к первсму информацио ному входу первого сумматора, дополнательно введены третий, четвертый н п тый регистры и второй и третий сумматоры , причем выход второго регистра соеш1нен с входом третьего регистра, выход которого соединен с входам четвертого регистра, выход которого соединен с ннформационпыЕМ входом первого сум мат(фа, выход которого подключен к nej вому информапионному входу второго сумнматора , выход которого соединен с выходом устройства, е второй инфо{ ла1шонный вход - с выходом третьего сумматг ра, первый вход которого с выходом первого регистра, а второй вход с выходом п того регистра, вход которого подключен к выходу четвертого регистра. В основу работы устройства положена следующа  математическа  заввсвмость: iHlillMii 93 где К масштабный коэф рициент, -( -ый момент отсчет сигнала в времени, 1 - номер выборки входного сигнала, 2и т число точек, участвующих в вычислении производной. Условием правильного вычислени  производной  вл етс  нахождение между наиболее удаленными точками отсчета не более экстремума. С достаточной степенью точности можно ограничитьс  двум  первыми слагаемыми. На чертеже представлена функциональна  cii&Aa устройства. Устройство содержит регистры и сумматоры ;б - 8. Устройство работает следующим образом . Вхоаной Kott заноситс  в первый из регистров. Следующее значение кода вновь записываетс  в первый регистр, а предыдущее содержимое последнего переписываетс  во второй регистр и так далее . Таким образом, в любой момент i eмени во всех регистрах наход тс  последовательные значени  выборок входного кода. Реалтюапи  устройства, вьшолн югае го вычислени  производной по завнсимоо ти (1), требует одновременного использовани  п ти величин, четыре из которых непосредственно участвуют в вычислении. Выходы регистров 1 и 5 соединены с выходами сумматора 7, -а выходы регистров 2 и 4 - с входами сумматоpa 6. Выходы сумматоров 6 и 7 с соответствующим взаимным сдвигом на один разр д подаютс  на входы сумматора 8, на выходе которого образуетс  сумма, соответствующа  величине производной. дл  сигнала, выборка которого {шходитс  в регистре 3. 24 Производна  определ етс  по несколь ИМ выборкам, что позвол ет достичь высокого быстродействи . Вместе с тем помехи не вызывают существе шсого изменени  величины производной за счет интer рального ее определени . Формула изобретени  Цифровое дифференцирующее устройство, содержащее первый, второй регистры, первый сумматор, гфичем информационный вход устройства подключен к входу первого pierHcrpa, которого соединен с входом второго регистра выход кот орого подключен к первс 1у информационному входу первого сумматора, о т л и ч а ю щ е е с   тем, что, с целью повышешш быстродействи , оно содержит третий, четвертый и п тый регистры и второй и третий сумматоры, причем выход второго регшлра соединен с входом третьего регистра, выход которого соединен с входом чеТвертбго регистра, выход которого соединен с вторым ин(рмационным вхо дом первого сумматора, выход которого подключен к пёрвс му информационному входу второго сумматора, выход которого соедввев с выходом устройства, а второй информационный вход - с выходом третьего сумматора, первый вход которого соедини с выходом первого регистра, а второй вход - с выходом п того регистра, вход KOTopioro подключен к выходу четвертого регистра. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетепьство СССР № 568952, кл. GO6 F 7/18, 1975. .I The invention relates to computing technology and can be used in high-speed control systems in which the necessary information is derived from the output signal of the station. A device is known for multiple differentiation of the input signal fl}. The disadvantage of the device is the high complexity, which is determined by the presence of a large number of crucial amplifiers and low speed. A device containing two registers, an adder and a control unit 2j is known. The disadvantage of the device is a small speed. The purpose of the invention is to increase the bistro action. The goal is achieved by the fact that a digital differential device containing the first, second register, the first adder, the information input of the device connected to the first register, the output of which is connected to the second register, the output of which is connected to the first information input of the first adder the third, fourth and fifth registers and the second and third adders are entered, and the output of the second register is connected to the input of the third register, the output of which is connected to the inputs of the fourth register, output It is costly connected to the information input of the first sum (fa, the output of which is connected to the nej information input of the second summator, the output of which is connected to the output of the device, and the second info {a side input - with the output of the third summatr, the first input with the output of the first register and the second input with the output of the registrar, the input of which is connected to the output of the fourth register. The device is based on the following mathematical property: iHlillMii 93 where K is the scale factor, - 1 - the number of input signal samples, r 2 and the number of points involved in the calculation of the derivative. The condition for the correct calculation of the derivative is that between the most distant points of reference is no more than an extremum. With a sufficient degree of accuracy can be limited to the first two terms. The drawing shows the functional cii & Aa device. The device contains registers and adders; b - 8. The device operates as follows. In Khoanoy, Kott is entered in the first register. The next code value is again written to the first register, and the previous contents of the last one is rewritten to the second register, and so on. Thus, at any time i e in all the registers are consistent values of samples of the input code. A real-time device that performs the calculation of a derivative by force (1) requires the simultaneous use of five quantities, four of which are directly involved in the calculation. The outputs of registers 1 and 5 are connected to the outputs of adder 7, -a the outputs of registers 2 and 4 are connected to the inputs of adder 6. The outputs of adders 6 and 7 with the corresponding mutual shift one bit are fed to the inputs of adder 8, the output of which forms the amount corresponding to magnitude derivative. for a signal that is sampled in the register 3. 24 Derivative is determined by several IM samples, which allows to achieve high speed. At the same time, interference does not cause a substantial change in the magnitude of the derivative due to its immediate determination. The invention includes a digital differentiating device containing the first, second registers, the first adder, and the information input of the device is connected to the input of the first pierHcrpa, which is connected to the input of the second register, the output of which is connected to the first information input of the first adder. with the purpose of improving speed, it contains the third, fourth and fifth registers and the second and third adders, and the output of the second register is connected to the input of the third register, the output of which is connected to the input ohm chetvertbgo register, the output of which is connected to the second in (output input of the first adder, the output of which is connected to the first information input of the second adder, the output of which is connected to the output of the device and the second information input to the output of the output of the first register, and the second input - with the output of the registrar, the input of the KOTopioro is connected to the output of the fourth register. Sources of information taken into account during the examination 1. Authorship of the USSR No. 568952, cl. GO6 F 7/18, 1975. 2.Автсфское свидетельство СССР № 729593, кл. G06 F 7/18, 1978. (прототип).2.Avtsfskoe certificate of the USSR No. 729593, cl. G06 F 7/18, 1978. (prototype). %  %
SU802953931A 1980-07-09 1980-07-09 Digital differeniating device SU932492A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802953931A SU932492A1 (en) 1980-07-09 1980-07-09 Digital differeniating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802953931A SU932492A1 (en) 1980-07-09 1980-07-09 Digital differeniating device

Publications (1)

Publication Number Publication Date
SU932492A1 true SU932492A1 (en) 1982-05-30

Family

ID=20907335

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802953931A SU932492A1 (en) 1980-07-09 1980-07-09 Digital differeniating device

Country Status (1)

Country Link
SU (1) SU932492A1 (en)

Similar Documents

Publication Publication Date Title
US4754421A (en) Multiple precision multiplication device
GB1380181A (en) Data processing system for analytical instruments
KR950033804A (en) Combined multiplier / shifter and method therefor
GB910211A (en) Improvements in or relating to computers
SU662933A1 (en) Code converter
SU932492A1 (en) Digital differeniating device
GB1460370A (en) Digital f'lter
US3039691A (en) Binary integer divider
GB1171266A (en) Arithmetic and Logic Circuits, e.g. for use in Computing
JPS57147754A (en) Digital parallel adder
SU968804A1 (en) Device for determining extremum numbers
JPS5592054A (en) Unique word detection circuit
JPS5578339A (en) Multiplication system
SU888124A1 (en) Device for detecting and correcting errors in residual class system
SU696476A1 (en) Trigonometric function computing device
ES8401272A1 (en) A processing register for use in digital signal processing systems.
SU433511A1 (en)
SU862366A1 (en) Digital corrector of signals
SU1238064A1 (en) Device for extracting square root
SU857982A1 (en) Square rooting device
SU987635A1 (en) Device for computing roots of reduare equation
SU1642465A1 (en) Device of napierian logarithm generation
JPS6486271A (en) Accumulator
SU627572A1 (en) Frequency multiplier
SU860053A1 (en) Bcd-to-binary fraction converter