SU853788A1 - Формирователь импульсов - Google Patents
Формирователь импульсов Download PDFInfo
- Publication number
- SU853788A1 SU853788A1 SU792807406A SU2807406A SU853788A1 SU 853788 A1 SU853788 A1 SU 853788A1 SU 792807406 A SU792807406 A SU 792807406A SU 2807406 A SU2807406 A SU 2807406A SU 853788 A1 SU853788 A1 SU 853788A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- counting
- pulse
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
Изобретение относится к импульсной технике и может быть использовано в различных устройствах автоматики. ' . _
Известен формирователь импульсов, содержащий два компаратора и три инвертора на основе операционных усилителей, два транзисторных ключа, счётный триггер и одностабильную схему (элемент задержки) Q1] .
Данное устройство отличается сложностью.
Наиболее близок к предлагаемому Формирователь импульсов, содержащий источник парафаэных сигналов, два 15 триггера с импульсно-потенциальной цепью запуска,счетный триггер, элемент ,2И и формирователь импульсов запуска тиристора (элемент задержки), выхо-ц которого подключен к входу 20 счетмого триггера и к первому входу элемента 2И, выход которого соединен с S-входами первого и второго триггеров с импульсно-потенциальной цепью запуска, импульсный вход каждого из 25 которых подключен соответственно к прямому и инверсному выходам формирователя парафаэных сигналов, а импульсный вход формирователя импуль—' сов запуска соединен соответственно 30 с прямым и инверсным выходами счет- * ного триггера, прямые выходы триггеров подключены к входам формирователя импульсов запуска тиристора ^2].
Данное устройство также отличается сложностью.
Целью изобретения является упрощение устройства.
Указанная цель достигается тем, что в формирователь импульсов, содержащий элемент задержки и счетный триггер, введен D-триггер, тактовый вход которого соединен с входной шиной и входом счетного триггера, прямой выход подключен к R-входу счетного триггера, а D-вход соединен с инверсным выходом счетного.триггера, прямой выход которого подключен к входу элемента задержки, выход которого соединен с выходной шиной и S-входом D-триггера и счетного триггера.
На фиг. 1 представлена блок-схема формирователя импульсов? на фиг. 2диаграммы, поясняющие его работу.
Устройство содержит элемент задержки 1, счетный триггер 2 и D-триггер 3, тактовый вход которого соединен с входной шиной 4 и входом счетного триггера 2, прямой выход подключен к R-входу триггера 2, a D вход- соединен с его инверсным выходом. Прямой выход триггера 2 подключен к входу элемента задержки 1, выход которого соединен с выходной шиной 5 и S-входом D-триггера 3 и счетного триггера 2.
Элемент задержки 1 может быть выполнен на базе ждущего мультивибратора. В качестве счетного триггера ^2 может использоваться ] + К-триггер, входящий в состав серийной микросхемы типа К155ТВ1 и переключаемый по счетному входу отрицательным фронтом входного сигнала. В качестве D-триггера 3 может исполь- * зоваться один из D-триггеров, входящих в состав серийной микросхемы типа К155ТМ2 и переключаемых но тактовому входу положительным фронтом входного сигнала.
Устройство работает следующим образом.
До прихода входных импульсов (фиг. 2,а) D-триггер 3 и счетный-триггер 2 могут находиться в произвольном состоянии, в которое они устанавливаются в момент подачи на них напряжения питания. Предположим, что на их прямых выходах уровень сигнала равен логическому О (фиг. 2,6 и фиг. 2,в соответственно).При этом на Dвходе триггера 3 сигнал равен логической 1, выходной сигнал триггера 3 удерживает счетный триггер 2 по R-входу в состоянии логического О (на его прямом выходе), а на выходе элемента задержки 1 уровень сигнала соответствует логической 1 '(фиг. 2, г).
Формирование сигналов на выходной шине 5 при наличии сигналов на его входной.'шине 4 начинается после предварительной установки в единичное состояние 0-триггера 3 и счетного триггера 2, которая осуществляется входными сигналами.
При поступлении на шину 4 сигналов прямоугольной форма (фиг. 2,a) Dтриггер 3 переключается в единичное состояние положительным фронтом первого импульса и прекращает удерживать счетный триггер 2 в нулевом состоянии сигналом логического О на его R-входе. Поэтому отрицательным фронтом первого импульса на счетной входе триггер 2 также переключается, из нулевого состояния в единичное. При этом на входе элемента задержки 1 пбяйляется единичный сигнал, который не вызывает его срабатывания,!.к. он запускается отрицательным фронтом входного сигнала, а к D-входу триггера 3 прикладывается нулевой сигнал, поступающий с инверсного выхода счетного триггера 2.
С приходом второго входного импульса D-триггер 3 переключается в нулевое состояй^е положительным фрон том этого импульса и перебрасывает по R-входу в нулевое состояние счетный триггер 2. Отрицательный перепад сигнала на прямом выходе триггера 2 прикладывается к входу элемента задержки 1, вызывая его запуск. При срабатывании элемента задержки на его выходе формируется импульс нулевого уровня, который поступает на выходную шину 5 и на S-вход D-триггера 3 и счетного триггера 2, возвращая их в единичное состояние. Отрицательным фронтом второго входного, импульса в нулевое состояние опрокидывается .счетный триггер 2, отрицательный (фронт сигнала на прямом выходе которого вызывает запуск элемента задержки 1. Импульс, формируемый на выходе элемента задержки, возвращает в единичное состояние по S-входу счетный триггер 2 и подтверждает по S-bxoду единичное состояние D-триггера 3.
В дальнейшем имеет место поочередный запуск D-триггера 3 и счетного триггера 2, положительным фронтом входных импульсов перебрасывается в нулевое состояние D-триггер 3, который запускает элемент задержки 1 через счетный триггер 2, а отрицательным фронтом входных импульсов перебрасывается в нулевое состояние счетный триггер 2, который запускает элемент задержки 1 непосредственно. Возврат D-триггера 3 и счетного триггера 2 в единичное состояние осуществляется сигналом с выхода элемента задержки.
Таким образом осуществляется формирование выходных импульсов при каждом изменении уровня входного сигнала (с нулевого на единичный и наоборот) .
Claims (2)
- Изобретение относитс к импульсной технике и может быть использовано в различных устройствах автоматики . Известен формирователь импульсов содержащий два компаратора и три инвертора на основе операционных уси лителей, два транзисторных ключа, счётный триггер и одностабильную сх му (элемент задержки) I , Данное устройство отличаетс слож ностью. Наиболее близок к предлагаемому формирователь импульсов, содержащий источник парафазных сигналов, два триггера с импульсно-потенциальной цепью запуск а,счетный триггер, элемент ,2И и формирователь импульсов запуска тиристора (элемент задержки выхо которого подключен к входу счетмого триггера и к первому входу элемента 2И, выход которого соедине с S-входами первого и второго триггеров с импульсно-потенциальной цеп запуска, импульсный вход каждого из которых подключен соответственно к пр мс лу и инверсному выходам формировател парафазных сигналов, а и пульсный вход формировател импуль- сов запуска, соединен соответственно с пр мым и инверсным выходами счет- ного триггера, пр мде выходы триггеров подключены к входам формировател импульсов запуска тиристора . Данное устройство также отличаетс сложностью. Целью изобретени вл етс упроще- ние устройства. Указанна цель достигаетс тем, что в формирователь импульсов, содержащий элемент задержки и счетный триггер, введен 0-триггер, тактовый вход которого соединен с входной шиной и входом счетного триггера, пр мой выход подключен к R-входу счетного триггера, а D-вхоД соединен с инверсным выходом счетного.триггера, пр мой выход которого подключен к входу элемента задержки, выход которого соединен -с выходной шиной и S-входом 0-триггера и счетного триггера. На фиг. 1 представлена блок-схема формировател импульсов на фиг. 2диагргшмы , по сн ющие его работу. Устройство содержит элемент задержки 1, счетный триггер 2 и D-триггер 3, тактовый вход которого соединен с входной шиной 4 и входом счетного триггера 2, пр мой выход подключен к R-входу триггера 2, а DВХОД-соединен с его инверсным выходом . Пр мой выход триггера 2 подключен к входу элемента задержки 1, выход которого соединен с выходной шиной 5 и S-входом D-триггера 3 и счетного триггера 2. Элемент задержки 1 может быть выполнен на базе ждущего мультивибраiTopa . В качестве счетного триггера 2 может использоватьс + К-триггер вход щий в Состав серийной микросхемы типа К155ТВ1 и переключаемый по счетному входу отрицательным фронтом входного сигнала. В качестве D-триггера 3 может исполь- зоватьс один из D-триггеров, вход щих в состав серийной микросхемы типа К155ТМ2 и переключаемых ио тактовому входу положительным фронтом входного сигнала. Устройство работает следующим образом .. До прихода входных импульсов (фиг 2,а) О-триггер 3 и счетный-триггер 2 могут несходитьс в произвольном состо нии , в которое они устанавливаютс в момент подачи на них напр жени питани . Предположим, что на их пр мых выходах уровень сигнала ра вен логическому О (фиг. 2,6 и фиг. 2,в соответственно).При этом на Dвходе триггера 3 сигнал равен логической 1, выходной сигнал триггера 3 удерживает счетный триггер 2 по R-входу в состо нии логического О (на его пр мом выходе), а на выходе элемента задержки 1 уровень сигнала соответствует логической . 2, г). Формирование сигналов на выходной шине 5 при наличии сигналов на его ВХОДНОЙ.шина 4 начинаетс после пред варительной установки в едиьшчное со то ние 0-триггера 3 и счетного триггера 2, котора осуществл етс входными сигналами. При поступлении на шину 4 сигнало пр моугольной форм: (фиг. 2,а) Dтриггер 3 переключаетс в единичное состо ние положительным фронтом пер вого импульса и прекращает удерживать счетный триггер 2 в нулевом состо нии сигналом логического О на его R-входе. Поэтому отрицательны фронтом первого импульса на счетнс л входе триггер 2 также переключаетс из нулевого состо ни в единичное. При этом на входе элемента задержки 1 пс5 Ьл етс единичный сигнал, который не вызывает его срабатывани ,т.к он запускаетс отрицательным фронтом входного сигнала, а к D-входу триггера 3 прикладываетс нулевой сигнал, поступающий с инверсного вы хода счетного триггера 2, С приходом второго входного импульса О-триггер 3 переключаетс в нулевое состо 1В1е пол сжит е ыйам фро том этого импульса и перебрасывает по R-входу в нулевое состо ние счетный триггер 2. Отрицательный перепад сигнала на пр мом выходе триггера 2 прикладываетс к входу элемента задержки 1, вызыва его запуск. При срабатывании элемента задержки на его выходе формируетс импульс нулевого уровн , который поступает на выходную шину 5 и на S-вход D-триггера 3 и счетного триггера 2, возвраща их в единичное состо ние. Отрицательным фронтом второго входного. импульса в нулевое состо ние опрокидываетс .счетный триггер 2, отрицательный (фронт сигнал.а на пр мом выходе которого вызывает запуск элемента задержки 1. Импульс, формируемый на выходе элемента задержки, возвращает в единичное состо ние по S-входу счетный триггер 2 и подтверждает по S-входу единичное состо ние D-триггера 3. В дальнейшем имеет место поочередный запуск D-триггера 3 и счетного триггера 2, положительным фронтом входных импульсов перебрасываетс в нулевое состо ние D-триггер 3, который запускает элемент задержки 1 через счетный триггер 2, а отрицательным фронтом входных импульсов перебрасываетс в нулевое состо ние счетный триггер 2, который запускает элемент задержки 1 непосредственно. Возврат D-триггера 3 и счетного триггера 2 в еди;ничное состо ние осуществл етс сигналом с выхода элемента задержки. Такнм образом осуществл етс формирование выходных импульсов при каждом изменении уровн входного сигнала (с нулевС1го на единичный и наоборот ) . Формула изобретени Формировг1тель импульсов, содержащий элемент задержки и счетный триггер, отличающийс тем, что , с целью упрощени устройства, в него введен D-триггер, тактовый вход которого соединен с входной шиной и входом счетного триггера, пр мой выход подключен к R-входу счетного триггера , а О-вход соединен с инверсным выходом счетного триггера, пр мой выход которого подключен к входу элемента задержки, выход которого соединен с выходной шиной и S-входом D-триггера и счетного триггера. Источники информации, прин тые во внимание при экспертизе. 1. За вка Великобритании 1330629, кл. Н 3 Т, 19.09.73.
- 2.. Авторское свидетельство СССР 683020, кл. Н 03 К 17/02, 18.03.77: (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792807406A SU853788A1 (ru) | 1979-08-08 | 1979-08-08 | Формирователь импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792807406A SU853788A1 (ru) | 1979-08-08 | 1979-08-08 | Формирователь импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU853788A1 true SU853788A1 (ru) | 1981-08-07 |
Family
ID=20845360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792807406A SU853788A1 (ru) | 1979-08-08 | 1979-08-08 | Формирователь импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU853788A1 (ru) |
-
1979
- 1979-08-08 SU SU792807406A patent/SU853788A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU853788A1 (ru) | Формирователь импульсов | |
SU1083349A1 (ru) | Формирователь импульсов | |
SU1213531A1 (ru) | Устройство дл выделени одиночных импульсов | |
SU947951A1 (ru) | Формирователь импульсов малой длительности | |
SU484629A1 (ru) | Генератор одиночных импульсов | |
SU839029A1 (ru) | Формирователь импульсов | |
SU720710A1 (ru) | Формирователь импульсов | |
SU1541670A1 (ru) | Устройство управлени блоком пам ти | |
SU894600A1 (ru) | Устройство дл сравнени фаз | |
SU1243131A1 (ru) | Делитель частоты следовани импульсов | |
SU783956A1 (ru) | Устройство дл получени пачек импульсов | |
SU711670A1 (ru) | Устройство дл генерации одиночных импульсов | |
SU790209A1 (ru) | Формирователь импульсов | |
SU790213A1 (ru) | Устройство дл синхронизации импульсов | |
SU613493A1 (ru) | Формирователь одиночных импульсов | |
SU432481A1 (ru) | Устройство для синхронизации двух команд | |
SU1190491A1 (ru) | Формирователь одиночного импульса | |
SU809502A1 (ru) | Одновибратор | |
SU627574A1 (ru) | Стробирующий формирователь импульсов | |
SU1190492A1 (ru) | Формирователь импульсов | |
SU1691816A1 (ru) | Измеритель коротких интервалов времени | |
SU972653A1 (ru) | Устройство дл сравнени частот импульсных сигналов | |
SU813733A1 (ru) | Формирователь импульсов | |
SU815887A1 (ru) | Устройство дл контрол последова-ТЕльНОСТи иМпульСОВ | |
SU1559400A1 (ru) | Устройство переключени генераторов тактовых частот |