SU847310A1 - Device for synchronizing information exchange system - Google Patents

Device for synchronizing information exchange system Download PDF

Info

Publication number
SU847310A1
SU847310A1 SU792838336A SU2838336A SU847310A1 SU 847310 A1 SU847310 A1 SU 847310A1 SU 792838336 A SU792838336 A SU 792838336A SU 2838336 A SU2838336 A SU 2838336A SU 847310 A1 SU847310 A1 SU 847310A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
buses
group
Prior art date
Application number
SU792838336A
Other languages
Russian (ru)
Inventor
Валерий Пантелеймонович Хельвас
Original Assignee
Предприятие П/Я В-8117
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8117 filed Critical Предприятие П/Я В-8117
Priority to SU792838336A priority Critical patent/SU847310A1/en
Application granted granted Critical
Publication of SU847310A1 publication Critical patent/SU847310A1/en

Links

Landscapes

  • Multi Processors (AREA)

Description

(54) УСТРОЙСТВО дл  СИНХРОНИЗАЦИИ СИСТЕМЫ ОБМЕНА ИНФОРМАЦИЕЙ Изобретение относитс  к автоматике и вычислительной технике и может быть использовано, например в систе . мах синхронизации вычислительных маш Известны устройства, дл  синхронизации вычислительных машин, содер жащие генераторы импульсов, элементы И, формирователи импульсов, схемы временной задержки, счетчики и дешиф раторы l . Недостатком этих устройств  вл ютс  ограниченные функциональные возможности, обусловленные невозможностью адаптации частоты следовани  импульсов синхронизации к скорост м работы абонентов, с которыми выполн -етс  обмен. Наиболее близким к предлагаемому по технической сущности  вл етс  устройство синхронизации процессора содержащее- генератор основных и рабочих тактовых импульсов, соединенный группой выходов с группой входов узла распределени  тактовых импульСОВ , группа выходов которого  вл етс  группой выходов устройства, а выход - подключен к первому входу -первого элемента И, вторым входом соединенному с первьв выходом триггера управл ни , второй выход которого и узел формировани  тактовых импульсов контрол  соединены соответственно с первым и вторым входами второго элемента И, выходы элементов И соединены с соответствукщими входами элемента ИЖ, выход которого  вл етс  выходом устройства 21. Недостаток этого устройства состоит в ограниченных функциональных возможност х устройства, чтЬ приводит к снижению пропускной способности системы обмена. Цель изобретени  - расширение функциональных возможностей устрой ства за счет адаптации частоты следовани  импульсов синхронизации к скорости работы абонбнтрв. Поставленна  цель достигаетс  тем, что в устройство, содержащее распределитель тактовых импульсов, группа выходов которого подключена к выходным шинам устройства, а первый вход - к первому выходу генератора импульсов, вторым выходом соединенно го с первым входом первого элемента И, второй вход которого подключен к единичному выходу триггера управлени нулевым выходом соединенного с первым входом, второго элемента И, введены счетчик, третий элемент И и элемент И-ИЛИ, причем вход сброса сч чика и нулевой вход триггера управлени  соединены с выходом элемента И-ИЛИ, первый вход которого и первый вход третьего элемента И соединены с соответствующими выходными шинами ус ройства, первый вход первой группы входов элемента и второй и тре тий входы третьего элемента И соединены с соответствующими шинами из группы входных управл ющих шин устройства , первый вход второй группы входов элемента И-ИЛИ соединен с выходом счетчика., счетным входом подкл ченного к выходу первого элемента И второй вход и выход второго элемента Иподключены соответственно к вто рому выходу генератора импульсов и второму входу распределител  .тактовых импульсов, первый выход генератора тактовых импульсов подключен к вторым входам первой и второй групп входов элемента И-ИЛИ, единичный вход триггера управлени  соединен с выходом третьего элемента И. . На фиг. 1 представлена блок-схема предлагаемого устройства-дл  синхронизации системы обмана информации; на фиг 2 - временна  диаграмма работы устройства. Устройство содержит генератор 1 импульсов, распределитель 2 тактовых импульсов, второй, первый и третий элементы И 3,4 и 5 триггер 6 управл ни , счетчик 7, элемент И-ИЛИ 8, ши ны 9 группы выходных шин-, шины 10 и 11 передачи шестого И седьмого та товых импульсов, группу входных управл ющих шин, шину 12 передачи стр ба от внешнего устройства и шины 13 стробов управл ющего слова и призна абонента. Устройство работает следующим об разом. О4 В исходном состо нии счетчик 7 и триггер 6 установлены в нулевое состо ние. Потенциалами с выходов триггера 6 через элемент И 3 разрешено поступление импульсов ГИ2 со второго выхода генератора 1 на второй вход распределител  2, а через эле- . мент ИА - запрещено поступление импульсов на вход счетчика 7 импульсов . Таким образом, в исходномсосто нии на выходе распределител  2 формируетс  последовательность тактовых сигналов ТИ1-ТИ8 с периодом повторени ,, определ емым периодом выходных сигналов ГИ1 и ГИ2 генератора 1. При этом тактовые сигналы с четными номерами формируютс  от импульсов ГИ 2, а нечетные - от импульсов ГИ1. В этом режиме работы устфойства выполн ютс  все операции ВМ за исключением операций обмена. Операци  ввода информации в ОЗУ машины от датчика системы состоит из двух рабочих циклов ВМ. В первом цикле программой ВМ вы- даетс  управл ющее слово(УС ), определ ющее номер датчика, режий обмена . и т. п. Во втором цикле ос тдествл етс  ввод информации в ОЗУ ВМ. К моменту ТИ2 во втором цикле на входе ВМ должна быть установлена информаци  дл  ввода. Управл ющее слово сопровождаетс  стробом и сигналом Признак абонента , который формируетс  ВМ при обращении к датчику системы. Эти сигналы поступают по шинам 13. В первом цикле операции ввода информации в ВМ от датчика устанавливаетс  в единичное состо ние триггер 6, отключаютс  тактовые импульсы ГИ 2 от распределител  2 и подключают их к счетному входу счетчика 7 импульсов, На выходе распределител  2 последним формируетс  импульс ТИ7. Триггер 6 сбрасываетс  сигналом на шине 2, простробированным на элементе .И-ИЛИ 8 синхросигналом ГИ1, После сброса триггера 6 на второй вход распределител  2 через элемент И 3 разрешаетс  прохождение синхроимпульсов ГИ 2 и распределителем 2 формируетс  тактовый импульс ТИ8 и все последующие. Таким образом, длительность такта ТИ7 соответствует заданной, т.е. работа распределител  2 на врем  опро са датчика информации приостанавливаетс  и запускаетс , когда на входе ВМ установлена информаци  дл  ввода. Поскольку триггер 6 сбрасываетс  сигналом на шине 12, формируемым во внешнем устройствеfBYV а до поступле ни  сигнала работа ВМ фактически при остановлена, то существует опасность останова машины при отказе одного из ВУ или линии передачи этого сигнала между ВУ и БМ. Дл  устранени  подобного случа  счетчик 7 подсчитывает синхроимпульсы ГИ2 с момента выдачи из ВМ управл ющего слова и до получени  от ВУ сигнала по шине 12. Емкость счетчика рассчитываетс  на максимальное врем  обмена. Если в течение этого времени от ВУ по шине 12 не поступает сигнал, то сигналом с выхода счетчика 7 сбрасываетс  триггер 6 восстанавливаетс  работа распределител  2, а операци  ввода информации от неисправного датчика заканчиваетс  вводом нулерого кода, информаци  от неисправньпс датчиков в ВМ не принимаетс . Таким образом, устройство обеспечивает повышение пропускной способности системы обмена ВМ с ВУ, так как длительность рабочего цикла ВМ в этих операци х измен етс  с дискретностью в один такт в зависимости от длины линии св зи между ВМ и адресуе мым ВУ и от быстродействи  этого внешнего устройства. Увеличение производительности си темы особенно эффективно в случае передачи массивов информации от внеш них устройств, размещенных на небол ших рассто ни х, и имеющих высокое быстродействие.(54) DEVICE FOR SYNCHRONIZATION OF INFORMATION EXCHANGE SYSTEM The invention relates to automation and computer technology and can be used, for example, in a system. max synchronization of computing machines Devices are known for synchronizing computing machines that contain pulse generators, AND elements, pulse shapers, time delay circuits, counters, and decoders l. The disadvantage of these devices is the limited functionality due to the impossibility of adapting the frequency of the synchronization pulse to the speeds of the subscribers with which the exchange is performed. The closest to the proposed technical entity is a processor synchronization device containing — a generator of main and operating clock pulses, connected by a group of outputs to a group of inputs of a node of a distribution of clock pulses, the group of outputs of which is a group of device outputs, and the output is connected to the first input of the first element And, the second input connected to the first output of the control trigger, the second output of which and the control clock generation unit are connected respectively to the first and the second inputs of the second element And, the outputs of the elements And are connected to the corresponding inputs of the element IL, the output of which is the output of the device 21. The disadvantage of this device lies in the limited functionality of the device, which leads to a decrease in the capacity of the exchange system. The purpose of the invention is to expand the functionality of the device by adapting the frequency of the synchronization pulses to the speed of operation of subscribers. The goal is achieved by the fact that the device containing a clock distributor, the output group of which is connected to the output buses of the device, and the first input - to the first output of the pulse generator, the second output connected to the first input of the first element, And the second input is connected to the unit the output of the control trigger of the zero output connected to the first input, the second element AND, the counter, the third element AND and the AND-OR element are entered, and the reset input of the counter and the zero input of the control trigger are connected with an output of an AND-OR element, the first input of which and the first input of the third element I are connected to the corresponding output buses of the device, the first input of the first group of inputs of the element and the second and third inputs of the third element I are connected to the corresponding buses from the group of input control buses of the device , the first input of the second group of inputs of the element AND-OR is connected to the output of the counter, the counting input of the first element connected to the output AND the second input and output of the second element I connected respectively to the second output of the imp generator lsov and second input distributor .taktovyh pulses, a first clock pulse generator output is connected to second inputs of the first and second groups of inputs of the AND-OR control unit input latch coupled to the output of the third element VI. FIG. 1 shows the block diagram of the proposed device for synchronization of the information deception system; Fig 2 is a timing diagram of the operation of the device. The device contains 1 pulse generator, 2 clock pulse distributor, second, first and third elements AND 3.4 and 5 trigger 6 controls, counter 7, AND-OR element 8, buses 9 groups of output buses, buses 10 and 11 of the transmission the sixth and seventh commercial pulses, a group of input control buses, a transmission bus 12 from the external device and a bus 13 of the control word gates and a subscriber acknowledged. The device works as follows. O4 In the initial state, the counter 7 and the trigger 6 are set to the zero state. Potentials from the outputs of the trigger 6 through the element And 3 allowed the flow of pulses GI2 from the second output of the generator 1 to the second input of the distributor 2, and through the ele. ment IA - the receipt of pulses at the input of the counter 7 pulses is prohibited. Thus, in the initial state, at the output of the distributor 2, a sequence of clock signals TI1-TI8 is formed with a repetition period defined by the period of output signals GI1 and GI2 of generator 1. At the same time, the clock signals with even numbers are generated from the pulses GI 2, and odd ones from impulses GI1. In this mode of operation, all VM operations are performed with the exception of exchange operations. The operation of entering information into the RAM of the machine from the sensor system consists of two operating cycles VM. In the first cycle, the VM program issues a control word (CI) defining the number of the sensor of the exchange modes. and so on. In the second cycle, input of information into VM RAM is discontinued. By the time T2 in the second cycle, input information must be set at the VM input. The control word is accompanied by a strobe and a sign of the subscriber, which is formed by the VM when the system sensor is accessed. These signals are sent via buses 13. In the first cycle of the information input operation in the VM, the trigger 6 is set to one, the clock pulses of the GI 2 are disconnected from the distributor 2 and connected to the counting input of the counter 7 pulses. At the output of the distributor 2 the pulse is generated last TI7. The trigger 6 is reset by a signal on bus 2 prostrated on the element. AND-OR 8 with the clock signal GI1. After resetting the trigger 6 to the second input of the distributor 2, the pulse GI 2 is allowed through the element 3 and the distributor 2 generates the clock pulse TI8 and all subsequent ones. Thus, the duration of the cycle TI corresponds to the specified, i.e. the operation of the distributor 2 for the time of the information sensor polling is suspended and started when input information is set at the VM input. Since trigger 6 is reset by a signal on bus 12 generated in an external device and before the signal arrives, the VM actually stops when there is a danger of the machine stopping if one of the slaves or the transmission line of this signal between the slave and the BM fails. To eliminate such a situation, the counter 7 counts GI2 clock pulses from the moment the control word is output from the VM and until the bus signal is received from the VU. The counter capacity is calculated for the maximum exchange time. If during this time no signal is received from WU via bus 12, then the signal from the output of counter 7 clears trigger 6, the operation of distributor 2 is restored, and the input of information from the faulty sensor ends with a null code, information from sensors in the VM is not received. Thus, the device provides an increase in the throughput of the exchange system of a VM with a VU, since the duration of the operating cycle of a VM in these operations varies with discreteness in one clock cycle depending on the length of the communication line between the VM and the addressable VU and on the speed of this external device. . Increasing the productivity of the system is especially effective in the case of transferring arrays of information from external devices located at short distances and having a high response rate.

Claims (2)

Формула изобретени  Устройство дл  синхронизации сиетемы обмена информацией, содержащее распределитель тактовых импульсов, группа выходов которого подключена к выходным шинам устройства, а перИсточники информа1 и, прин тые во внимание при экспертизе вый вход - к первому выходу гекерато-. ра импульсов, вторым выходом соединенного с первым входом первого элемента И, второй вход которого подключей к единичному выходу триггера управлени , нулевымвыходом соединенного с первым входом второго элемента И, отличающеес  тем, что, -с целью расширени  функциональных возможностей устройства за счет адаптации частоты следовани  импульсов синхронизации к скорости работы абонентов, в устройство введены счетчик,третий элемент И и элемент И-ИПИ, причем вход сброса счетчика и нулевой вход триггера управлени  соединены с выходом элемента И-ИЛИ, первый вход которого и первый вход третьего элемента И соеди нены с соответствующими выходными шинами устройства, первый вход первой группы входов элемента И-ИЛИ и второй и третий входы третьего элемента И соединены с соответствующими шинами из группы входных управл ющих шин устройства, первый вход второй группы входов элемента И-ШШ соединен с выходом счетчика, счетным входом подключенного к выходу первого элемента И, второй вход и выход второго элемента И подключены соответственно к второму выходу генератора импульсов и второму входу распределител  тактовых импульсов, перйый выход генератора тактовых импульсов подключен к вторым входам первой и второй групп входов элемента И-ИЖ, единичный вход триггера .управлени  соединен с выходом третьего элемента И. 1 . Электронна  вычислительна  машина ЕС-1050.М., Статистика, 1976. The invention is a device for synchronizing an information exchange system containing a clock distributor whose output group is connected to the device output buses, and the sources of information1 and, taken into account during the examination of the input, are connected to the first output hekerato. Pa pulse, the second output connected to the first input of the first element I, the second input of which is connected to the unit output of the control trigger, zero output connected to the first input of the second element I, characterized in that, in order to expand the functionality of the device by adapting the pulse frequency synchronization to the subscriber speed, a counter, a third AND element and an I-II element are entered into the device, the counter reset input and the zero control trigger input are connected to the output EN-OR, the first input of which and the first input of the third element AND are connected to the corresponding output buses of the device, the first input of the first group of inputs of the element AND-OR and the second and third inputs of the third element AND are connected to the corresponding buses from the group of input control buses of the device , the first input of the second group of inputs of the I-SHS element is connected to the output of the counter, the counting input of the first element I connected to the output, the second input and the output of the second element AND are connected respectively to the second output of the pulse generator and toromu entry distributor clock pulses peryy output clock generator is connected to the second inputs of the first and second groups of inputs of the AND-ILs unit .No open trigger input connected to the output of the third element I. 1. Electronic computer EC-1050.M., Statistics, 1976. 2. Авторское свидетельство СССР по за вке № 2462586, кл. 6 06 F 15/00, 1977.(прототип).2. USSR author's certificate in application number 2462586, cl. 6 06 F 15/00, 1977. (prototype). у 4f V V V4f v v v V ,V, 8 eight V V WV v w гигgig ff 0/2 JTJlJlJlJlJ LriJTJnJlJlJlJ IJTJTJljnJTJlJTJ JlJlJlJlJ0/2 JTJlJlJlJlJ LriJTJnJlJlJlJ IJTJTJljnJTJlJTJ JlJlJlJlJ
SU792838336A 1979-11-13 1979-11-13 Device for synchronizing information exchange system SU847310A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792838336A SU847310A1 (en) 1979-11-13 1979-11-13 Device for synchronizing information exchange system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792838336A SU847310A1 (en) 1979-11-13 1979-11-13 Device for synchronizing information exchange system

Publications (1)

Publication Number Publication Date
SU847310A1 true SU847310A1 (en) 1981-07-15

Family

ID=20858679

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792838336A SU847310A1 (en) 1979-11-13 1979-11-13 Device for synchronizing information exchange system

Country Status (1)

Country Link
SU (1) SU847310A1 (en)

Similar Documents

Publication Publication Date Title
GB1357028A (en) Data exchanges system
SU847310A1 (en) Device for synchronizing information exchange system
SU907537A1 (en) Device for data exchange between digital computer and peripheral device
SU1282108A1 (en) Interface for linking transducers with electronic computer
SU981984A1 (en) Initiative signal input device
SU736093A1 (en) Decimal number comparing arrangement
SU847316A1 (en) Interface
JP2517943B2 (en) Timer device
SU798775A1 (en) Exchange device
SU397907A1 (en) DEVICE FOR CONSTRUCTION IN SQUARE NUMBERS PRESENTED IN UNITARY CODE
SU1280640A1 (en) Device for entering information from two-position transducers
SU523410A1 (en) Device for searching operands
SU717756A1 (en) Extremum number determining device
RU2000603C1 (en) Microprocessor system
SU1119020A1 (en) Memory control unit
SU1383374A1 (en) Device for checking i/0 interface
JPH04604Y2 (en)
SU1584097A1 (en) Device for checking priority of incoming pulses in n sequences
JP2948244B2 (en) Bus control method
SU1280631A1 (en) Device for connecting information sources with common bus
SU1656549A1 (en) Device to evaluate logical multivalued data derivatives
SU1111150A1 (en) Interface for linking two computers
SU853814A1 (en) Device for monitoring pulse distributor
SU729586A1 (en) Number comparing arrangement
SU726521A1 (en) Pulse train shaper