SU836797A1 - Моп-ттл трансл тор - Google Patents

Моп-ттл трансл тор Download PDF

Info

Publication number
SU836797A1
SU836797A1 SU792808166A SU2808166A SU836797A1 SU 836797 A1 SU836797 A1 SU 836797A1 SU 792808166 A SU792808166 A SU 792808166A SU 2808166 A SU2808166 A SU 2808166A SU 836797 A1 SU836797 A1 SU 836797A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
output
input
bus
signal
Prior art date
Application number
SU792808166A
Other languages
English (en)
Inventor
Раслан Капитонович Русидзе
Original Assignee
Тбилисский Научно-Исследовательский Институтприборостроения И Средств Автоматизациинпо "Элва"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тбилисский Научно-Исследовательский Институтприборостроения И Средств Автоматизациинпо "Элва" filed Critical Тбилисский Научно-Исследовательский Институтприборостроения И Средств Автоматизациинпо "Элва"
Priority to SU792808166A priority Critical patent/SU836797A1/ru
Application granted granted Critical
Publication of SU836797A1 publication Critical patent/SU836797A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

(54) МОП-ТТЛ ТРАНСЛЯТОР

Claims (2)

  1. Изобретение относитс  к электронным устройствам в вычислительной тех нике и может примен тьс  в ЭВМ дл  преобразовани  сигналов или дл  сопр жени  различных блоков ЭВМ. Известно устройство, содержащеетранзистор , смонтированный по схеме с общим эмиттером, и переключающий транзистор, смонтированный по схеме с общим коллектором. Переключающий транзистор включен последовательно между коллектором первого транзистор эмиттером переключающего транзистора и выключателем, соединенным с базой третьего транзистора и источником питани  таким образом, чтобы при подведении к клемме, соединенной с базой первого транзистора, с выходной клеммы снималс  под действием выключател  сигнал или с первоначальной , или с противоположной пол рностью l . у этого устройства сложна  схема и недостаточна  надежность. Известно устройство сопр жени , которое содержит .источник преобразуемого сигналаi делитель, запирающий элемент, источник питани  Устройство преобразует напр жение от первой цепи напр жени  посто нного тока в напр жение посто нного тока противоположной пол рности более низкого уровн . Преобразование же сигнала одной пол рности в сигнал противоположной пол рности более высокого уровн  невозможно. Кроме того, устройство имеет малое входное сопротивление, т.к. собрано на одном -бипол рном транзисторе, и не имеет разв зки по шинам питани , что снижает надежность eiE работы. Цель на;;то щего изобретени  - повьщгение надежности и быстродействи , Дл  достижени  указанной цели в МОП-ТТЛ трансл тор, содержащий общую пшну, шины положительного и отрицательного потенциала, инвертор на МОП-транзисторе, нагрузочный резистор которого подключен к шине отрицательного лотенциала, эмиттерный повторитель, введен ключевой каскад на полевом транзисторе, причем подложка МОП-транзистора подключена к шине,положительного потенциала,а исто к общей шине,выход инвертора на МОП-тра зисторе подключен к входу каскада на полевом транзисторе, нагрузочный резистор которого подключен к шине положительного потенциала, и истокк обш;ей шине, выход каскада на поле-: вом транзисторе подключен к входу эмиттерного повторител . В устройстве в отличие от прототипа осуществлены разв зка по шинам питани  и св зь полевой и бипол рной структур, что обеспечивает высокую надежность и хорошие метрологические характеристики. На чертеже приведена принципиальна  злектрическа  схема МОП-ТТЛ тран сл тора. Входом устройства  вл етс  затвор полевого МОП транзистора 1, сток которого соединен с затвором полевого р-п транзистора 2, а через резистор 3-е источником питани  Вывод подложки транзистора 1 соединен с источником питани  + Е, который через резистор 4 соединен со стоком транзистора 2 и с базой транзистора 5, змиттер которого непосредственно подключен к источнику + Е. Коллектор транзистора 5,  вл ющийс  выходом устройства, через резистор 6 св зан с общей шиной, с которой соединены также истоки транзисторов I и 2 . МОП-ТТЛ трансл тор работает следующим образом. При нулевом входном сигнале транзистор 1 заперт отрицательным смещением на затворе, транзистор 5 также заперт и, следовательно UQJ, О- При подаче на вход,транзистора 1 сигнала отрицательной пол рности он открываетс , транзистор 2 также открываетс  нулевым смещением на затворе, вследствие чего открываетс  и транзистор 5, и на выходе по вл етс  сигнал положительной пол рности. Порог устрой ства зависит от соотношени  номинала 7 резистора 3, сопротивлени  канала транзистора I и напр жени  отсечки транзистора 2. Так как транзистор 5 работает в ключевом режиме, то происходит формирование выходного сигнала . Предлагаемое устройство обладает высокой надежностью, т.к. благодар  разв зке по питанию и по входу исключае .тс  возможность прохождени  сигнала другой пол рности на выходе устройства во врем  исследовани  какого-либо питани . Кроме того, обеспечиваютс  хорошие метрологические характеристики , а именно: быстродействие за счет малых входной и выходной емкостей температурна  стабильность благодар  сочетанию полевой и бипол рной структур и помехоустойчивость. Обеспечиваетс  также гибкость сопр жени  благодар  высокому входному и низкому выходному сопротивлению схемы. Формула изобретени  МОП-ТТЛ трансл тор, содержащий общую шину, шины положительного и отрицательного потенциалов, инвертор на МОП-транзисторе, нагрузочный резистор которого подключен к шине отрицательного потенциала, эмиттерный повторитель, отличающийс  тем, что, с целью повышени  надежности и быстродействи , в него введен ключевой каскад на полевом транзисторе , причем подложка МОП-транзистора подключена к шине положительного потенциала , а исток - к общей шине, выход инвертора на МОП-транзистор.е подключен к входу каскада на полевом транзисторе, нагрузочный резистор которого подключен к шине положительного потенциала, а исток - к общей шине , выход каскада на полевом транзисторе подключен к входу эмиттерного повторител . Источники информации, прин тые- во внимание при экспертизе 1.Патент Франции № 2201589, кл. Н 03 К 17/66, 1975.
  2. 2.Патент США № 3953748, кл. 307-253, 1976(прототип).
SU792808166A 1979-07-30 1979-07-30 Моп-ттл трансл тор SU836797A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792808166A SU836797A1 (ru) 1979-07-30 1979-07-30 Моп-ттл трансл тор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792808166A SU836797A1 (ru) 1979-07-30 1979-07-30 Моп-ттл трансл тор

Publications (1)

Publication Number Publication Date
SU836797A1 true SU836797A1 (ru) 1981-06-07

Family

ID=20845689

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792808166A SU836797A1 (ru) 1979-07-30 1979-07-30 Моп-ттл трансл тор

Country Status (1)

Country Link
SU (1) SU836797A1 (ru)

Similar Documents

Publication Publication Date Title
US4713600A (en) Level conversion circuit
US4808854A (en) Trinary inverter
KR890013862A (ko) 전압레벨 변환회로
KR850006783A (ko) 스위칭 회로
KR880012008A (ko) 전원절환회로
US3649843A (en) Mos bipolar push-pull output buffer
KR840002176A (ko) 반도체 집적회로 장치
JPS62219712A (ja) Mosfetの制御回路装置
JPS5915216B2 (ja) 電圧レベルシフタ
KR870009386A (ko) 반도체 감지증폭기
EP0459422A2 (en) Data output circuit of semiconductor device
KR860007753A (ko) 반도체 집전회로
KR890005995A (ko) 바이폴라-상보형 금속 산화물 반도체 인버터
GB1325882A (en) Integrated transistorised buffer circuits for coupling a low output impedance driver to a high input impedance load
KR910008863A (ko) 반도체 집적회로
US4031409A (en) Signal converter circuit
KR910010873A (ko) 반도체 집적회로장치
DE3485235D1 (de) Eingangssignalpegelwandler fuer eine mos-digitalschaltung.
US4843262A (en) Pull up or pull down electronic device
SU836797A1 (ru) Моп-ттл трансл тор
KR910014944A (ko) 반도체 집적회로장치
JPH0160973B2 (ru)
KR900003565B1 (ko) 부스(booth) 변환회로
SU1775853A1 (ru) Устройство преобразования уровней логических сигналов на кмоп-транзисторах
KR910010860A (ko) 출력회로