SU830379A1 - Множительно-делительное устройство - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано в цифровых приборах, для обработки ре зультатов измерения.

Известно делительно-множительное устройство, основанное на принципе последовательного сложения и вычитания р.].

Недостатком этого устройства является невозможность выполнения операций с десятичными числами. Наиболее близким по технической сущности к предлагаемому является множительно-делительное устройство, содержащее делитель частоты, сумма- 15 рукадий и вычитающий счетчики, генератор импульсов, индикатор нуля, элемент И, управляющий триггер, выход индикатора нуля соединен с единичным входом управляющего триггера 20 и первым входом первого элемента И, второй вход которого соединен с выходом суммирующего счетчика, вход которого соединен с нулевым входом управняющего триггера, вход индикато- *5 ра нуля соединен с выходом вычитающего счетчика, счетный вход которого подключен к выходу второго элемента И, первый вход которого соединен с выходом управляющего триггера 30 и первым входом третьего элемента И, выход которого подключен к счетно- : му входу суммирующего счетчика [2} .

Недостатком данного устройства является большое время выполнения операций деления и умножения.

Цель изобретения - уменьшение времени выполнения операций умножения и деления.

Поставленная цель достигается тем, что в множительно-делительное устройство введены три синхронных дву.хпозиционных переключателя, два формирователя нечетных разрядов, два формирователя четных разрядов, синхронизатор и формирователь единичной частоты, вход которого подключен к выходу Генератора импульсов и входу синхронизатора, а первый выход - ко входу делителя частоты, второй выход - к подвижному контакту первого синхронного двухпозиционного переключателя^ подвижный контакт второго из которых подключен к первому выходу синхронизатора, второй выход которого подключен к подвижному контакту третьего синхронного двухпозиционного переключателя, второй вход второго элемента И соединен с первым неподвижным контактом первого синхронного дву-хпозиционного переключателя, второй неподвижный контакт которого подключён ко второму входу третьего элемента И, первый вход первого формирователя нечетных разрядов соединен с первым неподвижным контактом второго синхронного двухпозиционного переключателя, первый вход первого формирователя четных разрядов соединен с первым неподвижным контактом третьего синхронного двухпозиционного переключателя, первый вход второго формирователя нечетных разрядов соединен со вторым неподвижным контактом вто рого синхронного двухпозиционного переключателя, первый вход’второго 15 формирователя четных разрядов соединен со вторым неподвижным контактом третьего синхронного двухпозиционного переключателя, вторые входы формирователей нечетных, разрядов сое’ди- 20 нены с первым выходом делителя частоты, вторые входы формирователей четных разрядов соединены со вторым выходом делителя частоты, третьи входы формирователей четных и нечетных 25 разрядов соединены с первыми входами второго и третьего элементов И и выходом управляющего триггера', выходы первого формирователя нечетных разрядов и первого формирователя четных. __ разрядов соответственно подключены ко второму и третьему входам вычитающего счетчика, а .выходы второго формирователя нечетных разрядов и вто рого формирователя четных разрядов _α соответственно соединены с третьим ’ •и четвертым входами суммирующего счет чика.

На фиг. 1 представлена блок-схема предлагаемого множительно-делительного устройства; на фиг. 2 - временные диаграммы работы устройства; на фиг. 3 - схема формирователя нечетных (четных) разрядов.

Предлагаемое устройство состоит из делителя 1 частоты, генератора 2 импульсов, синхронных двухпозиционных переключателей 3,- суммирующего счетчика 4, вычитающего счетчика 5, индикатора 6 нуля, элементов^И 7-9^ управляющего триггера 10, формирователей 11 и 12 нечетных разрядов, формирователей 13 и 14 четных разрядов, синхронизатора 15 и формирователя 16 единичной частоты·. Формирователь 11(12) нечетных разрядов пре'дставляет группу трехвходовых схем И, первые входы которых соединены между собой, вторые входы также соединены между собой..

При поступлении управляющего сигнала на первые входы элементов И формирователя 11(12) из синхронизатора 15 через переключатель 3 и на вторые входы элементов И из управляющего, триггера 10 на счетные

6S входа нечетных разрядов счетчика 5(4) поступают сигналы из тех нечетных ι разрядов делителя .1 частоты, которые находятся в единичном состоянии. Формирователь четных разрядов 13(14) представляет группу трехвходовых элементов И , первые входы которых соединены между собой, вторые входа также соединены между собой. При поступлении управляющего сигнала на первые входы элементов И формирователя 13(14) из синхронизатора 15 через переключатель 3 и на вторые входа элементов И из управляющего триггера 10 на счётные входы четных разрядов счетчика 5(4) поступают сигналы из тех четных разрядов делителя 1 частоты, которые находятся в единичном состоянии.

Устройство работает следующим образом.

На вход делителя 1 частоты поступает число А. На вход вычитающего счетчика 5 поступает код числа Б. В исходном состоянии триггер 10 запирает элементы И 7 и 8, на входах счетчиков 4 и 5. Перед началом вычисления командой Пуск устанавливают суммирующий счетчик 4 в нулевое положение и, переключая триггер 1(^ открывают элементы И 7 и 8. Если переключатель 3 установлен в положении Умножение, счетчик 4 начинает суммировать нечетные разряды числа А, поступающие с выхода делителя 1 частоты через формирователь 11 нечетных разрядов на счетные входы нёчетных разрядов счетчика 4. Управляющий сигнал, разрешающий счет в счетчике 4, поступает на формирователь 11 нечетных разрядов с синхронизатора 15 через входы переключателя 3. Затем по сигналу, поступающему с синхронизатора 15, через входы переключателя 3 на формирователь 13 четных разрядов, U в последнем формируются четные разряды числа А. Четные разряды числа А поступают с выхода делителя 1 частоты на формирователь 13 четных разрядов.' Четные разряды числа А поступают с формирователя 13 четных разрядов на счетные входы четных разрядов счетчика 4, где суммируются с кодом нечетных разрядов числа А. Счетчик 5 начинает вычитать из кода Б импульсы единичной частоты f_e^, поступающей через элемент И 7 с формирователя 16 единичной частоты. Через отрезок времени-t - =6 счетчик 5 ¹ устанавливается в нулевое состояние, что вызывает срабатывание индикатора 6. При этом перебрасывается триггер 10, запираются элементы ,7 и 8 и открывается элемент И 9. Код счетчика 4, равный N_n=.-t· · А = Б · А ,

т.е. произведению входных кодов А и Б, через открытый элемент И 9 пос5 тупает на выход устройства. На этом процесс вычисления произведения заканчивается. Если переключатель 3 установить в· положении Деление, то счетчик 4 суммирует импульсы единичной частоты а счетчик 5 выливает код числа *А. Вычитание числа- А производится за два такта. В первый такт на счетные входы нечет. _;ных разрядов счетчика 5 с формирователя 12 нечетных разрядов поступают нечетные разряды числа А. Во второй такт на счетные входы четных разрядов счетчика 5.поступают четные разряды числа А с формирователя 14 четных разрядов. Через отрезок вре. » с *4 мени-1-—г— счетчик 5 устанавливаА ется в Нулевое состояние. При этом срабатывает индикатор 6 нуля, откры‘ дос— вает элемент И 9. Код счетчика 4, , типиий к этому моменту значения

С=—“— , через элемент И 9 ^пХ ^u А поступает'на выход устройства. Применение новых элементов трехполюсного двухпозиционного переключателя, двух формирователей нечетных разрядов, двух формирователей четных разрядов, синхронизатора и формирователя единичной частоты, выгодно отличает предлагаемое устройство от известных, так как позволяет значительно уменьшить время выполнения операций деления и умножения. Применение предлагаемого устройства уменьшает время выполнения операции умножения в

A ma* _с

Ъйн. -1 ел - Agw где и операции

- максимальное значение числа А;

- время выполнения операции умножения известным и предлагаемым устройством деления в ^тдел _ ^Α^ο·ν _роИ1, ^тдел ε/Αγηα/ίβΑ ² гдеТд. время выполнения опера** ций деления известным и предлагаемым устройствами.

Claims (2)

1.Авторское свидетельство ОССР 432494, кл. G Об F 7/52, 1972 (ПРОТОТИП).

2.Авторское свидетельство СССР W 271115, кл. G 06 F 7/52, 1969 (прототип).

фиг./

flwx 2 . I I I I 1 I. II I I I I I I

flwxtt

Jp 3p Sp

иг.2

hp