SU819995A1 - Резервированное устройство - Google Patents

Резервированное устройство Download PDF

Info

Publication number
SU819995A1
SU819995A1 SU792768918A SU2768918A SU819995A1 SU 819995 A1 SU819995 A1 SU 819995A1 SU 792768918 A SU792768918 A SU 792768918A SU 2768918 A SU2768918 A SU 2768918A SU 819995 A1 SU819995 A1 SU 819995A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
block
signal
counter
Prior art date
Application number
SU792768918A
Other languages
English (en)
Inventor
Казис-Пранас Людович Серапинас
Константинас Пятро Жукаускас
Original Assignee
Институт Математики И Кибернетикиан Литовской Ccp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Математики И Кибернетикиан Литовской Ccp filed Critical Институт Математики И Кибернетикиан Литовской Ccp
Priority to SU792768918A priority Critical patent/SU819995A1/ru
Application granted granted Critical
Publication of SU819995A1 publication Critical patent/SU819995A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

(54) РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО
1
Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  повышени  надежности и помехоустойчивости сложных резервированных систем.
Известны резервированные устройства, содержащие резервируемые блоки, индикаторы отказов на каждом из каналов, мажоритарный элемент и блоки формировани  веса компенсирующего сигнала Ij,
Однако в этих устройствах каждый сбой резервируемых блоков будет прин т за полный отказ блока и соответствующим образом будет форсироватьс  вес компенсирующего сигнала. Кроме того, поочередные сбои одного резервируемого блока будут приниматьс  за очередные отказы резервируемых блоков устройства.
Наиболее близким по технической сущности к изобретению  вл етс  резервированное устройство, содержа1цее в каждом из каналов резервируемый блок, через схему И соединенный с восстанавливающими органами всех каналов, элемент пам ти, выход которого подключен ко второму входу элемента И, мажоритарный элемент контрол , входы которого соединены с выходами восстанавливающих органов всех каналов, а выход подключен к одному входу элемента неравнозначности, второй вход которого подключен к выходу резервируемого блока 2.
Недостатком известного устройства  вл етс  то, что оно не выключает окончательно из устройства отказавшего блока. Так как известное устройство при наличии сбо  или полного отказа одного из резервируемых блоков запрещает проход выходного сигнала
отказавщего блока на вход восстанавливающих органов только на следующем такте (после обнаружени  отказа блока) работы устройства, тО при выдаче отказавщим блоком одинаковых логических сигналов (или только 1, или только 0) и при примерно
одинаковой частоте 1 и О на выходе устройства сигналы отказавщего резервируемого блока будут проходить на входы восстанавливающих органов именно тогда, когда они не совпадают с выходными сигналами исправных блоков. Тем самым ухудщаютс  услови  работы восстанавливающих органов, и это может привести к по влению неправильного сигнала на выходах .одного или нескольких восстанавливающих органов.
Целью изобретени   вл /етс  1овЬ шение помехоустойчивости устройства.
Эта цель достигаетс  тем, что резервированное устройство, содержащее в каждом из каналов резервируемый блок, через первый элемент И, соединенный с восстанавливающими органами всех каналов, элемент пам ти, выход которого подключен ко второму входу первого элемента И, мажоритарный элемент контрол , входы которого соединены с выходами восстанавливающих органов всех каналов, а выход подключен к одному входу первого элемента неравнозначности , второй вход которого подключен к выходу резервируемого блока, содержит в каждом из каналов второй элемент неравнозначности , второй и третий элементы И, резерсивный счетчик. Выход первого элемента неравнозначности подключен к первым входам второго элемента неравнозначности и второго элемента И, вторые входы которых подключены к щине тактовых импульсов . Выход второго элемента И подключен к пр мому входу реверсивного счетчика . Выход второго элемента неравнозначности через третий элемент И подключен к реверсивному входу реверсивного счетчика, а второй вход третьего элемента И подключен к выходу нулевого содержимого реверсивного счетчика. Основной выход реверсивного счетчика подключен ко входу элемента пам ти, выход которого подключен к весовым входам восстанавливающих органов всех каналов.
На чертеже показана функциональна  схема предлагаемого устройства.
Устройство содержит в каждом из каналов резервируемый блок 1, мажоритарный элемент контрол  2, элементы неравнозначности 3 и 4, элементы И 5 - 7, реверсивный счетчик 8, элемент пам ти 9 и восстанавливающий орган 10.
Выход резервируемого блока 1 в каждом канале подсоединен к первому входу элемента неравнозначности 3 и к первому входу элемента И 7, выход- которого соединен с соответствующим входом восстанавливающего органа 10 каждого канала. Выход мажоритарного элемента 2 в каждом канале соединен со вторым входом элемента неравнозначности .3. Выход элемента неравнозначности 3 подсоединен к первым входам второго элемента неравнозначности 4 и второго элемента И 5, вторые входы которых присоединены к шине 11 тактовых импульсов. Выход второго элемента И 5 подключен к пр мому входу реверсивного счетчика 8. Выход второго элемента неравнозначности 4 через третий элемент И 6 подключен к реверсивному входу счетчика 8. Второй вход третьего элемента И 6 соединен с выходом . нулеео о содержимого счет(ика 8. Выход счетчика 8 подключен .ко входу элемента пам т.и 9, вых-од которого подключен ко второму входу элемента И 7 и к соответствующему весовому входу восстанавливающего органа 10 каждого канала.
Устройство работает следующим образом. При правильной работе резервируемых блоков 1 сигналы с их выходов поступают через элемент И 7 на входы восстанавливающих органов 10. Сбой какого-либо блока 1 обнаруживаетс  с помощью мажоритарных элементов контрол  2 и элементов
неравнозначности 3. При этом на выходе элемента неравнозначности 3 в данном канале формируетс  сигнал, который через элемент И 5 поступает на пр мой вход счетчика 8 и увеличивает его содержимое. При этом сигнал на выходе элемента неравнозначности 4 отсутствует. Неправильный сигнал с резервируемого блока 1 через элемент И 7 поступает на соответствующий вход восстанавливающих органов 10 всех каналов. Однако восстанавливающие органы 10 восстанавливают информацию и на выходах всех восстанавливающих органов 10 будут правильные сигналы. Когда резервируемый блок 1 работает исправно, сигнал на выходе элемента неравнозначности 3 отсутствует, и при этом по вл етс  сигнал
5 на выходе элемента неравнозначности 4 и через элемент И 6 поступает на реверсивный вход счетчика 8 и уменьщает содержимое последнего. Если содержимое счетчика 8 равно нулю, то сигнал индикации нулевого содержимого счетчика 8 запрещает проход
сигнала от элемента неравнозначности 4 через элемент И 6. и содержимое счетчика 8 не мен етс . При редких сбо х резервируемого блока 1 содержимое счетчика 8 будет равно нулю. Однако при полном отказе бло , ка 1 или резком увеличении интенсивности сбоев в его работе частота выходных сигналов элемента неравнозначности 3 увеличиваетс , и счетчик 8 заполн етс  полностью и выдает выходной сигнал, который поступает на вход элемента пам ти 9 и переводит
0 его в состо ние 0. Управл ющий сигнал с выхода элемента пам ти 9 поступает на вход элемента И 7 и запреилает прохождение сигнала с неисправного блока 1 на входы восстанавливающих органов 10. Кроме того, сигнал поступает на соответствующие весовые входы восстанавливающих органов 10 и соответствующим образом уменьшает порог срабатывани - восстанавливающих органов 10.
0 Таким образом, в предлагаемом устройстве редкие сбои резервируемых блоков 1 не привод т к снижению исходной структурной избыточности и только при полном отказе блока 1 или резком увеличении интенсивности сбоев в его работе резерви5 )уемый блок 1 выключаетс  из функционировани  целого устройства. Это повыщает помехоустойчивость и надежность предложенного устройства.

Claims (2)

1.Авторское свидетельство СССР № 315180, кл. Н 05 К 10/00, 1971.
2.Авторское свидетельство СССР
№ 506859, кл. Н 05 К 10/00, 1975 (прототип).
SU792768918A 1979-05-22 1979-05-22 Резервированное устройство SU819995A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792768918A SU819995A1 (ru) 1979-05-22 1979-05-22 Резервированное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792768918A SU819995A1 (ru) 1979-05-22 1979-05-22 Резервированное устройство

Publications (1)

Publication Number Publication Date
SU819995A1 true SU819995A1 (ru) 1981-04-07

Family

ID=20828863

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792768918A SU819995A1 (ru) 1979-05-22 1979-05-22 Резервированное устройство

Country Status (1)

Country Link
SU (1) SU819995A1 (ru)

Similar Documents

Publication Publication Date Title
SU819995A1 (ru) Резервированное устройство
SU712960A1 (ru) Устройство дл контрол дешифраторов
RU2706198C1 (ru) Цифровое пятиканальное реле с функцией реконструктивной диагностики
SU742940A1 (ru) Мажоритарно-резервированное устройство
SU424120A1 (ru) Устройство для контроля дублированных систем управления
SU921132A1 (ru) Трехканальное резервированное импульсное устройство
SU1764202A1 (ru) Трехканальное мажоритарно-резервированное устройство
SU832569A1 (ru) Устройство дл счета импульсов
SU1075394A1 (ru) Устройство дл контрол цифровых блоков
SU1094151A1 (ru) Мажоритарное устройство
SU1042217A1 (ru) Мажоритарно-резервированное устройство
SU798848A1 (ru) Трехканальный резервированныйРАСпРЕдЕлиТЕль иМпульСОВ
SU506859A1 (ru) Резервированное устройство
SU903989A1 (ru) Устройство дл контрол и коррекции адресных сигналов дл пам ти последовательного действи
SU696543A1 (ru) Запоминающее устройство
SU930318A2 (ru) Трехканальный резервированный распределитель импульсов
SU921093A1 (ru) Пересчетное устройство
SU388249A1 (ru) Устройство для обнаружения и локализации сбоев и отказов бистабильных элементов
SU1103373A1 (ru) Мажоритарно-резервированное устройство
SU982187A1 (ru) Мажоритарно-резервированное устройство
SU913614A1 (ru) Резервированное устройство 1
SU1080217A1 (ru) Резервированное запоминающее устройство
SU943980A1 (ru) Устройство дл контрол @ -канальной системы управлени вентильным преобразователем
SU411484A1 (ru)
SU1051541A1 (ru) Устройство дл обнаружени и локализации ошибок при передаче информации