SU813442A1 - Устройство дл вычислени функций - Google Patents
Устройство дл вычислени функций Download PDFInfo
- Publication number
- SU813442A1 SU813442A1 SU782688959A SU2688959A SU813442A1 SU 813442 A1 SU813442 A1 SU 813442A1 SU 782688959 A SU782688959 A SU 782688959A SU 2688959 A SU2688959 A SU 2688959A SU 813442 A1 SU813442 A1 SU 813442A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- input
- output
- function
- increment
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) УСТРОЙСТЮ ДЛЯ ЙМИСЛЕНИЯ ФУНКЦИЙ
На фиг,1 представлена блок-схема устройства; на фиг.2 - примеры воспроизведени функций в устройстве.
Блок-схема устройства содержит блок 1 пам ти, первый 2 и второй 3, счетчики, элемент И 4 и сумматор 5, вход б устройства.
Устройство работает следующим образом..
На вход 6 устройства поступает приращение аргумента, которое прибавл етс к содержимому первого счетчика 2, В первом счетчике 2 формируетс текущее значение аргумента. Код, содержащийс встарших разр дах первого счетчика 2 служит .адресом дл блока 1 пам ти, в чейках которого записаны одноразр дные прира-. тени производной воспроизводимой функции на интервале изменени аргумента , соответствующем максимальному значению кода младшей части разр дов первого счетчика 2. Значение приращени производной воспроизводимой функции дл соответствующего значени аргумента старшей части первого счетчика 2 с выхода блока 1 пам ти посту .пает на вход элемента И, который дл положительного сигнала на ее втором входе осуществл ет выдачу без изменени текущего приращени производной на вход второго счетчика 3, а дл отрицательного сигнала на втором входе элемента И осуществл етс выдача на вход второго счетчика 3 обратного кода приращени производной функции дл предыдущего интервала изменени аргумента, нормирование сигнала на втором входе элемента И 4 производитс первым счетчиком 2, дл этого используетс выход младшей части разр дов первого счетчика 2, причем положительный сигнаш соответствует переполнению младшей части Первого счетчика 2, а отрицательный эаему из старшей части. Дл каждого приращени аргумента, поступающего на вход 6 устройства, осуществл етс в зависимости от знака этого приращени прибавление к содержимому сумматора 5 или вычитание из содержимого сумматора 5 кода второго счетчика 3. Таким образом, во втором счетчике 3 формируетс по прираще и мг поступающим из блока 1 пам ти, значение производной функции дл интервала , номео которого соответствует оду в старшей части первого счетчика 2, а линейна интерпол ци функции в пределах каждого интервала
осуществл етс с помощью сумматора 5, т.е. в сумматоре 5 (Нормируетс текущее значение искомой Функции дл значени аргумента, код которого содержитс в первом счетчике 2.
На фиг.2 приведен пример воспроизведени в устройстве заданной функции f(х) (крива 7), предлагаемом устройстве воспроизводитс функци f(х) (крива 10) и дл сравнени приведена функци fj(х),котора воспроизводитс в известном устройстве
(крива 9).Единица в блоке 1 пам ти предлагаемого устройства соответствует изменению угла наклона линейного участка кривой пои переходе от первого шага интерпол ции (0+h) ко второму шагу (h+2h) , т.е. единица во втором счетчике 3 соответствует значению tg о,. где с - угол наклона линейного участка кривой 8, аппроксимирующего функцию f(х) на интервале h. Текущие значени кривой 10 соответствуют коду в сумматоре 5. Цл известного устройства единица в блоке 1 пам ти соответствует изме , нению ординаты функции на одно приращение (крива 9).
Предлагаемое устройство по сравнению с известным имеет значительно более высокую точность воспроизведени заданной функции.
Claims (1)
- Формула изобретениУстройство дл вычислени функций , содержащее блок пам ти, вход которого соединен с первым выходом первого счетчика, вход которого подключен ко входу устройства, выход блока пам ти соединен с первым входом элемента И, отличающеес тем, что, с целью повышени точности, оно содержит второй счетчик И сумматор, первый вход которого подключен к выходу второго счетчика , второй вход подключен ко входу устройства, а выход соединен с выходом устройства , второй вход элемента И соединен со вторым выходом Первого счетчика, выход элемента И со входом второго счетчика.Источники информации, прин тые во внимание при экспертизе1,Патент США 3813529, кл. 235-152, 1974.2,Авторское свидетельство СССР 570047, кл. G 06 F 15/34, 19/7(прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782688959A SU813442A1 (ru) | 1978-11-28 | 1978-11-28 | Устройство дл вычислени функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782688959A SU813442A1 (ru) | 1978-11-28 | 1978-11-28 | Устройство дл вычислени функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU813442A1 true SU813442A1 (ru) | 1981-03-15 |
Family
ID=20795385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782688959A SU813442A1 (ru) | 1978-11-28 | 1978-11-28 | Устройство дл вычислени функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU813442A1 (ru) |
-
1978
- 1978-11-28 SU SU782688959A patent/SU813442A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890015121A (ko) | 나눗셈연산장치 | |
SU813442A1 (ru) | Устройство дл вычислени функций | |
EP0356996A3 (en) | Digital division circuit using N/2-Bit subtractor for N subtractions | |
JPH0114610B2 (ru) | ||
SU798999A1 (ru) | Запоминающее устройство | |
Holdsworth | Microprocessor engineering | |
SU676986A1 (ru) | Цифровой функциональный преобразователь | |
JPH0635668A (ja) | 全加算器 | |
SU1462364A1 (ru) | Вычислительное устройство | |
SU1397903A1 (ru) | Устройство дл делени | |
SU1351435A1 (ru) | Цифровой интегратор | |
JP2972926B2 (ja) | 変調回路及び音発生装置 | |
SU974371A1 (ru) | Устройство дл вычислени функций SIN х и coS х | |
SU726527A1 (ru) | Устройство дл сравнени чисел | |
SU1335967A1 (ru) | Генератор функций Уолша | |
SU892442A1 (ru) | След щий стохастический интегратор | |
SU572783A1 (ru) | Цифровое устройство дл вычислени логарифмов чисел, представленных число-импульсными кодами | |
SU744597A1 (ru) | Цифровой функциональный преобразователь | |
SU698017A1 (ru) | Цифровой интегратор | |
SU568051A1 (ru) | Устройство дл возведени в квадрат | |
SU947866A1 (ru) | Устройство управлени пам тью | |
Barker | Introduction to information technology | |
SU788109A1 (ru) | Устройство дл вычислени разности двух чисел | |
SU894692A1 (ru) | Цифровой генератор функций | |
SU744633A1 (ru) | Функциональный преобразователь дл воспроизведени функции |