SU813409A1

SU813409A1 - Логический модуль

Info

Publication number: SU813409A1
Application number: SU782623228A
Authority: SU
Inventors: Сергей Константинович Фирсов; Владимир Андреевич Шабельский; Владимир Захарович Гольбрайх; Степан Илларионович Борисенко; Анатолий Леонидович Макаровский
Original assignee: Проектный Институт Хотьковскогонаучно-Производственного Объединения"Лакокраспокрытие"
Priority date: 1978-04-24
Filing date: 1978-04-24
Publication date: 1981-03-15

Description

(54) ЛОГИЧЕСКИЙ МОДУЛЬ

Изобретение относитс к управлению технологическими процесса.ми и .может быть использовано, например, дл управлени процессом нанесени покрытий с по.мощью пневмораспылителей. Известен логический модуль, содержащий элементы И, ИЛИ, НЕ I. Недостатком его вл етс невозможность обработки аналоговых сигналов. Наиболее близким по технической сущности и достигаемому результату к предлагаемо .му вл етс логический модуль, содержащий два канала, каждый из которых содержит первый элемент ЗАПРЕТ, блок пам ти и реле времени, причем информационнЕ й вход первого элемента ЗАПРЕТ первого соединен с запрещающим входом первого элемента НЕ второго канала и вл етс первым входом модул , имеющего сенсорные датчики г. Недостатком его вл етс невозможность отрабатывать аналоговые сигналы. Цель изобретени - расщирение области применени за счет возможности обработки как аналоговых так и дискретных сигналов. Поставленна цель достигаетс тем, что логический модуль содержит элемент ИЛИ и кроме того в каждом канале второй и третий элементы ЗАПРЕТ и элемент НЕ, причем в каждом канале выход первого элемента ЗАПРЕТ соединен с запрещающим входом второго элемента ЗАПРЕТ, выход которого соединен с первым входом блока пам ти, выход которого подключен через реле времени к запрещающему входу третьего элемента ЗАПРЕТ, выход третьего элемента ЗАПРЕТ второго канала соединен со вторым входом блока пам ти первого канала и со вторым запрещающим входом третьего элемента ЗАПРЕТ первого канала, выход которого подключен к первому входу элемента ИЛИ, второй вход которого вл етс вторым входом модул , а выход вл етс первым выходом устройства, выход блока пам ти первого канала соединен с информационным входом первого элемента ЗАПРЕТ второго канала и через элемент НЕ первого канала - со вторым входом блока пам ти второго канала, причем запрещающий вход первого элемента ЗАПРЕТ первого канала и выход второго эле.мента ЗАПРЕТ первого

канала вл ютс соответственно третьим входом и третьим выходом модул , а второй заирещающий вход второго элемента ЗАПРЕТ первого канала вл етс четвертым входом модул .

На фиг. 1 представлена схема модул ; на фиг. 2 - пример соединени двух .модулей .

Логический модуль содержит входы 1 и 2, первый элемент 3 ЗАПРЕТ первого канала , второй элемент 4 ЗАПРЕТ первого канала, элемент 6 НЕ первого канала, блок 7 пам ти первого капала, реле 8 времени первого канала, третий эле.мент 9 ЗАПРЕТ первого капала, элементы ИЛИ 10, первый выход 11 модул , вход 12 модул , третий элемент ТЗ ЗАПРЕТ второго канала, реле 14 времени второго канала, блок 15 пам ти второго канала, второй выход 16 модул , элемент НЕ 17 второго канала, второй элемент 18 ЗАПРЕТ второго канала, первый элемент 19 ЗАПРЕТ первого канала, четвертый вход модул 20.

Модуль работает следующим образо.м. Информируюш.ий сигнал 1 при подаче питани на элементы и блоки устройства через элементы 3 и 4 проходит на блок 7 пам ти и через него на реле 8 времени, где выдерживаетс по времени и подаетс , через элемент 9 ЗАПРЕТ и элемент ИЛИ 10 на выход 11 устройства, при этом через элемент 19 ЗАПРЕТ второго канала по сигналу от блока 7 пам ти первого канала блокирован второй канал, а при сн тии положительпого сигнала 1, т. е. при отсутствии его -- блокировка элемента 19 снимаетс , сигнал по второму каналу через второй эле .мент ЗАПРЕТ 18 проходит на блок 15 пам ти , через пего па реле 14, вре.мени и через элемент 13 ЗАПРЕТ на блок 7 пам ти и элемент 9 ЗАПРЕТ первого канала.

При получении за это же врем второго сигнала, его принимает и обрабатывает второй модуль, который через выход 5 на вход 20 нервого блока блокирует элемент 4 ЗАПРЕТ первого модул , причем последовательность прохождени сигнала осуплествл етс так же, как в первом модуле.

Таки.м образом, при получении первого положительного сигнала его обрабатывает первый модуль, причем второй модуль блокируетс , при сн тии положительного сигнала разблокируетс второй модуль и при получении второго положительного сигнала он обрабатываетс вторым модулем, при этом первый модуль блокируетс .

При обработке трех и более последовательно поступаюплих положительных сигналов логические модули, сведенпые в блок, работают в последовательности, где каждый п-й логический модуль обрабатывает свой сигнал, блокиру последующий и сам блокируетс предыдущим, причем вход дл

п-го количества модулей, соответсгвующих п-му количеству сигналов - один, при это.м один и выход из блока.

Предлагаемое устройство выгодно отличаетс от известного .тем, что позвол ет обрабатывать аналоговые и дискретные сигналы , безопасно и надежно в эксплуатации, устанавливаетс в непосредственной близости от исполнительных механиз.мов.

Claims

Формула изобретени

Логический модуль, содержащий два канала, каждый из которых содержит первый эле.мент ЗАПРЕТ, блок пам ти и реле

времени, причем информационный вход первого элемента ЗАПРЕТ первого канала соединен с запрещающи.м входом первого элемента ЗАПРЕТ второго канала и вл етс первы.м входом модул , отличающийс те.м, что, с целью расщирепи области применени за счет воз.можности обработки как аналоговых так и дискретных сигналов, он содержит элемент ИЛИ и кроме того в каждом канале второй и третий э.лементы ЗАПРЕТ и элемент НЕ, причем в каждом

5 канале выход первого элемента ЗАПРЕТ соединен с запрещающи.м входом второго элемента ЗАПРЕТ, выход которого соединен с первым входом блока пам ти, выход которого подключен через реле времени к запрещающему входу третьего эле.мента ЗАПРЕТ,

0 выход третьего элемента ЗАПРЕТ BTOpoio капала соединен со вторы.м входо.м блока пам ти первого канала и со вторым запрещающим входом третьего элемента ЗАПРЕТ первого канала, выход которого подключен к первому входу элемента ИЛИ, второй вход которого вл етс вторым входом модул , а выход вл етс первым выходом устройства, выход блока пам ти первого канала соединен с информационным входо.м первого элемента ЗАПРЕТ второго канала

0 и через элемент НЕ первого канала - со вторым входом блока пам ти второго канала , выход которого через элемент НЕ второго канала соединен со вторым выходом модул , причем запрещающий вход первого элемента З.АПРЕТ первого канала и выход

второго элемента ЗАПРЕТ первого канала вл ютс соответственно третьим входом и третьим выходом модул , а второй запреихающий вход второго эле.мента запрета первого канала вл .етс четверты.м входом . модул .

Источники информации, прин тые во вни.мание при экспертизе 1. Авторское свидетельство СССР № 275524, кл. G 06 F 7/00, 1969. 5
2. Патент США № 3682131, кл. 1 18--2, 1972 (прототип).

1 г

ь

20 -+ }6

-г- 4-5 20

фиг.

5 Л

12 -

Г7

W фаг. 2