SU809217A1 - Вычислительное устройство - Google Patents

Вычислительное устройство Download PDF

Info

Publication number
SU809217A1
SU809217A1 SU792763832A SU2763832A SU809217A1 SU 809217 A1 SU809217 A1 SU 809217A1 SU 792763832 A SU792763832 A SU 792763832A SU 2763832 A SU2763832 A SU 2763832A SU 809217 A1 SU809217 A1 SU 809217A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
operation selection
selection block
pulses
Prior art date
Application number
SU792763832A
Other languages
English (en)
Inventor
Ташбулат Захарович Аралбаев
Original Assignee
Ордена Ленина Институт Кибернетикиан Украинской Ccp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетикиан Украинской Ccp filed Critical Ордена Ленина Институт Кибернетикиан Украинской Ccp
Priority to SU792763832A priority Critical patent/SU809217A1/ru
Application granted granted Critical
Publication of SU809217A1 publication Critical patent/SU809217A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительных при борах, устройствах дл  умножени  чис ла импульсов на какое-либо число, в регул торах с импульсными входами. Известно множительное устройство число-импульсйого типа, содержащее генератор пр моугольных импульсов, триггер, ynpaeiMtewtrt делитель частоты , счетчики, о знованиые на преобразовании исходного числа импульсов во временной интервал, длительность которого пропорциональна произведению исходного числа ИМПУЛЬСОВ на заданное число til. Недостатком устройства  вл етс  то, что оно не обеспечивает операции делени  числа импульсов на какое-либо число, т.е. имеет коэффициент умножейи  с ограниченным диапазоном (от единицы и выше). Наиболее близким к предлаг.аемому  вл етс  вычислительное устройство, содержащее генератор пр моугольных импульсов, первый элемент И, первый вход которого подключен к выходу генератсч а пр моугольных импульсов, 1триггер пуска-останова, первый вхсзд которого  вл етс  входом запуска уст ройства, а выход подключен ко вто- , рому входу первого элемента И, управл емый делитель частоты, первый вход которого  вл етс  первым входом устройства, а второй вход подключен к выходу первого элемента И, реверсивный счетчик, первый вход которого  влйетс  вторым входом устройства 121. Основным недостатком известного устройства  вл етс  то, что при существующем наличии аппаратурных затрат оно позвол ет выполн ть только одну операцию - умножение исходного числа импульсов на какое-либо число, в то врем , как дл  широкого круга задач возникает необходимость выполнени  операций и умножени , н делени , т.е. - необходимость в устройстве с коэффициентом умножени , измен ющимс  в диапазоне от нул  до бесконечности . Цепь изобретени  - расширение функциональных возможностей устройства, за счет выполнени  делительной операции . Поставленна  цель достнгаетс  тем, что в устройство введены второй , элемент И, многовходовый элемент ИЛИ и блок выбора операций,при-чем выход первого элейента И подключен к первому входу блока выбора операций, выход управл емого делител  частоты подключен ко второму входу блока выбора операции, третий вход которого  вл етс  управл ющим входом устройства, первый выход блока выбора операции подзшючен ко BTopof входу реверсивного счетчика, разр дные выходы которого подключены ко входам многовходового элемента ИЛИ, выход которого подключен к первому входу второго элемента И, второй вход которого подключен ко второму выходу блока выбора операции выход второго элемента И  вл етс  выходом устройства. Блок выбора опера:ции содержит элемент НЕ, первый, вто;рой , третий и четвертый элементы И:НЕ и первый и второй элементы ИЛИНЕ , причем первые входы первого и второго элементов И-НЕ объединены и  вл ютс  первым входом блока выбора операции, второй вход первого элемента И-ИЕ и первый вход третьего элемента И-НЕ объединены и полключевы ко входу элемента НЕ, второй вход второго элемента И-НЕ и первый вход четвертого элемента И-НЕ объединены и подключены к выходу элемента НЕ, вторые входы третьего и четвертого элементов И-НЕ объединены и  вл ютс  вторым входом блока выбора операций, вход элемента НЕ  вл етс  третьим входом блока выбора операций, выход первого элемента И-НЕ подключен кпервому входу первого элемента ИЯИ НЕ, ВЫХОД второго элемента И-НЕ подключен к первому входу второго логического элемента ИЛИ-НЕ, выход третьего элемента Й-НЕ подключен ко второму входу второго элемента ЙЛИНЕ , выход четвертого элемента И-НЕ подключен ко второму входу первого элемента ИЛИ-НЕ, выход .второго элемента ИЛИ-НЕ  вл етс  первым выходом блока выбора операции, выход первого элемента  вл етс  вторьш выходом блока выбора операции.
На фиг. 1 приведена блок-схема вычислительного ycтpoйcтвa на фиг. 2 - функциональна  схема блока. Вычислительное устройство содержит генератор 1 пр моугольных импульсов , триггер 2 пуска-останова первый элемент И 3, управл емый делитель 4 частоты, блок 5 выбора операции , реверсивный счетчик б, многовходовой элемент ИЛИ 7, второй элемент И 8, Блок выбора операции содержит элемент НЕ 9, первый элемеит ИЛИНЕ 10, второй ИЛИ-НБ 11, первый элемент И-НЕ 12, второй элемент И-НЕ 13, элетвент 14 и четвертый элемент И-НЕ 15.
Вычислительное устройство работает следующим образом.
При выполнении операции умножени  в реверсивный счетчий 6 первоначально записываетс  исходное число импульсов , а на управл емом делителе 4 частоты устанавливаетс  множитель, при этом с выхода многовходового элемента ИЛИ 7 на управл емый вход вто„ рого элемента И 8, поступает сигнал, фиксируккций наличие исходного числа импульсов в реверсивном счетчике 6. При подаче команды Пуск триггер 2 раэр&вает прохождение импульсов с ге нератора 1 через первый элемент И 3 ® на вход управл емого делител  4 частоты и первый вход блока 5 выбора операции. С выхода управл емого делител  4 частоты импульсы с частотой, РАВНОЙ частоте генератора 1, поделен15 ной на коэффициент делени  К, поступают на второй вход блока 5 выбора операции,,на третьем входе которого установлен высокий уровень потенциала , соответствук ций операции умноже2Q ни , разрешаквдий прохождение импульсов с генератора на вход второго элемента И 8 и импульсов с управл емого делител  4 частоты на вычитакгций вход реверсивного, счетчика б. Импуль25 сы с частотой, равной частоте генератора 1 через второй элемент И 8 проход т на выход устройства. Их число определ етс  шириной временного интервала Т пропорционального исходноtfl числу импульсов. Ширина интервала Т определ етс  сигналами Пуск Стоп на входы триггера 2 и вычисл етс  по формуле
Т Тид N , (1) 35 исходное число импульсов,
ид период следовани  импульсов с выхода управл емого делител  частоты, величина которого определ етс  из спедун чего выражени : 0m -
Л 17 где К - коэффициент делени  делител  (он же - один из сомножителей ).
f - частота импульсов генератора .
Число импульсов на выходе устроства определ етс  из выражени 
Р - , (3) SO где Р - щ|сло импульсов на выходе
устройства,
Р - периоц следовани  импульсов генератора, равный
. (4)
Подставл   в выражение (3) выражени ( 1), (2), (4) получим
(5)
tQ При обнулении реверсивного счетчка б на второй вход второго элемент И 8 подаетс  запрещающий сигнал, а на триггер пуска-останова - сигнал окончани  операции. Число импульсов

Claims (2)

  1. 45 на выходе второго элемента И 8, разное результату умножени , определ е с  из выражени  (5). При выполнении операции делени  вычислительное устройство работает аналогичным образом. На третий вход блока выбора операции подаетс  низкий уровень потенциала, соответству щий операции делени , при этом импульсы с генератора 1 через первый выход блока выбора операции поступа ют на вычитакндий вход реверсивного счетчика б, а импульсы с выхода управл емого делител  4 частоты через |Второй вход и второй выход блока вы бора операции поступают на вход вто рого элемента И 8. Ширина временного интервала Т на выходе триггера 2 определ етс  из выражени : Т т„г-м Число импульсов на выходе второго элемента И 8 определ етс  Т-ИА Подставл   в выражение (7) выраже|Ни  (б), (2), (4), получаем результат операции делени  -.к-Т «) Включение в вычислительное устрой ство блока выбора операции, второго элемента И, многовходового элемента ИЛИ позвол ет расширить функциональные возможности его за счет выполнени  операции делени . Формула изобретени  1. Вычислительное устройство,содержащее генератор пр моугольных импульсов , первый элемент И, первый вход которого подключен к выходу гейератора пр моугольных импульсов, триггер пуска-останова, первый вход которого  вл етс  входом запуска уст ройства, а выход - подключен ко второму входу первого элемента И, управл елвлй делитель частоты, первый вход которого  вл етс  первым вхо .дом устройства, а второй вход подклю чен к выходу первого элемента И,реверсивный счетчик, первый вход которого  вл етс  вторым входом устройст ва, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет выполнени  делительной операции, в устройство введены второй элемент И многовходовый элемент ИЛИ и блок выбора операции, причем выход первого элемента И подключен к первому входу блока выбора операций, выход управл емого делител  частоты подключен ко второму входу блока выбора операции , третий вход которого  вл етс  управл к цим входсм устройства, первый выход блока выбора операции подключен ко второму входу реверсивного счетчика, разр дные выходы которого подключены ко входам многовходового элемента ИЛИ, выход которого подключен к первому входу второго элемента И, второй вход которого подключен ко второму выходу блока выбора операции, выход второго элемента И  вл етс  выходом устройства. 2. Устройство по п. 1, отличающеес  тем, что блок выбора операций содержит элемент НЕ, первый второй, третий и четвертый элементы И-НЕ и первый и второй элементы ИЛИНЕ , причем первые входы первого и второго элементов И-НЕ объединены и  вл ютс  первым входом блока выбора операции, второй вход первого элемента И-НЕ и первый вход третьего элемента И-НЕ объединены и подключены ко входу элемента НЕ, второй вход второго элемента И-НЕ и первый вход четвертого элемента И-НЕ объединены и подключены к выходу элемента НЕ, вторые входы третьего и четвертого элементов И-НЕ объединены и  вл ютс  вторым входом блока выбора операций, вход элемента НЕ  вл етс  третьим входом блока выбора операций, выход первого элемента И-НЕ подключен к первому входу первого элемента ИЛИ-НЕ, выход второго элемента И-НЕ подключен к первому входу второго логического элемента ИЛИ-НЁ, выход третьего элемента И-НЕ подключен ко второму входу второго элемента ИЛИ-НЕ, выход четвертого элемента И-НЕ, подключен fto второму входу первого элемента ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ  вл етс  первым выходом блока выбора операции, выход первого элемента ИЛИ-НЕ  вл е с  вторым выходомблока выбора операций. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 256366, кл.С 06 F 7/44, 1968.
  2. 2.Авторское свидетельство СССР № 439808, кл. G Об F.7/39, 1972 ( прототип).
SU792763832A 1979-04-12 1979-04-12 Вычислительное устройство SU809217A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792763832A SU809217A1 (ru) 1979-04-12 1979-04-12 Вычислительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792763832A SU809217A1 (ru) 1979-04-12 1979-04-12 Вычислительное устройство

Publications (1)

Publication Number Publication Date
SU809217A1 true SU809217A1 (ru) 1981-02-28

Family

ID=20826736

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792763832A SU809217A1 (ru) 1979-04-12 1979-04-12 Вычислительное устройство

Country Status (1)

Country Link
SU (1) SU809217A1 (ru)

Similar Documents

Publication Publication Date Title
SU809217A1 (ru) Вычислительное устройство
SU1173554A2 (ru) Управл емый делитель частоты
SU930637A1 (ru) Формирователь временного интервала,равного периоду входного сигнала
SU542338A1 (ru) Умножитель частоты следовани периодических импульсов
SU441574A1 (ru) Частотно-импульсное множительное устройство
SU617738A1 (ru) Устройство дл определени моментов экстремумов гармонических сигналов
SU425174A1 (ru) Блок определения интервала
SU526915A1 (ru) Устройство дл дифференцировани широтно-импульсных сигналов
SU930751A1 (ru) Устройство дл выделени серий импульсов
SU951304A1 (ru) Множительное устройство
SU640268A1 (ru) Устройство дл определени параметров переходного процесса
SU631909A1 (ru) Дифференцирующее устройство
SU773917A1 (ru) Генератор ступенчатого сигнала
SU410403A1 (ru)
SU611217A1 (ru) Устройство дл делени напр жений
SU454559A1 (ru) Анализатор спектра по функци м хаара
SU630628A1 (ru) Устройство дл умножени
SU913369A1 (ru) Квадратор1
SU607232A1 (ru) Врем -импульсное устройство дл извлечени корн
SU945964A1 (ru) Умножитель частоты следовани импульсов
SU590692A1 (ru) Устройство измерени временных интервалов
SU627439A1 (ru) Устройство определени временного положени центра площади повтор ющихс импульсов
SU372681A1 (ru) Г"" чсессиознаиi
SU1228029A1 (ru) Способ измерени частоты
JPS5538667A (en) Voltage memory circuit