SU807275A1 - Одноразр дный дес тичный сумматор- ВычиТАТЕль - Google Patents

Description

(54) ОДНОРАЗРЯДНЫЙ ДЕСЯТИЧНЫЙ СУММАТОР-ВЫЧИТАТЕЛЬ

1

Изобретение относитс  к вычислительной технике и предназначено дл  арифметического суммировани -вычитани  двоично-дес тичных кодов чисел.

Известен дес тичный одноразр дный сумматор, содержащий двоичный сумматор дл  получени  нескорректированной суммы, а также корректирующий двоичный сумматор и схему образовани  переноса l .

Недостатком такого сумматора  вл етс  то, что в нем невозможно производить пр мое вычитание. Дл .возможности получени  результата вычитани  необходимо дополнительное преобразование одного из операндов в дополнительный код, что снижает быстродействие устройства.

Наиболее близким по технической сущности к предлагаемому  вл етс  одноразр дный дес тичный сумматорвычитатель , содержащий двоичный сумматор-вычитатель дл  получени  нескорректированного значени  суммы или разности, .блок коррекции, в качестве которого используетс  двоичный сумматор, блок формировани  переноса , управл ющие шины и логические элементы, служащие дл  управле .ни  коррекцией .

Недостатком такого сумматора  вл етс  сравнительно большое количество оборудовани , используемое, в частности, дл  построени  блока коррекции f

Цель изобретени  - уменьшение количества оборудовани .

Поставленна  цель достигаетс  тем, что одноразр дный дес тичный суммаo тор-вычитатель, содержащий четырехразр дный сумматор-вычитатель, блок формировани  дес тичного переноса и блок коррекции, причем информационные входы двоичного сумматора-вычи5 тател  подключены к входам первого и второго операндов, переноса и заема дес тичного сумматора-вычитател , управл ющие входы двоичного сумматора- вычитате л  и блока Нормирова0 ни  дес тичного переноса подключены к управл нждам шинам сложени  и вычитани , выход первого разр да двоичного сумматора-вычитатеЛ  подключен к первому разр ду выхода суммы дес 5 тичного сумматора-вычитател , второй , третий и четвертый разр ды выхода суммы дес тичного сумматора-вычитател  подключены к первому, второму и третьему выходам блока коррекции соответственно, входы блока фор0

мировани  дес тичного переноса сое.инены с выходом переноса двоичного сумматора-вычитател  и выходами его второго, третьего и четвертого разр дов , а выход подключен к выходу переноса дес тичного сумматора, первый , второй, третий и четвертый входы блока коррекции подключены к выходам второго, третьего, четвертого разр дов двоичного сумматора-вычитател  и выходу переноса двоичного сумматора-вычитател , при этом блок коррекции содержит первый полусумматор и одноразр дный двоичный сумматор, первый вход первого полусумг 1атора подключен к первому входу блока коррекции , второй вход которого подключен к первому входу одноразр дного двоичного сумматора, второй вход которого подключен к выходу переноса полусумматора, выход суммы которого подключен к первому выходу блока коррекции , второй выход которого подключен к входу суммы одноразр дного двоично1 о сумматора, п тый и шестой входы блока коррекции подключены к выходам заема и инверсии заема из четвертого разр да двоичного сумматора-вычитател , а первый и второй управл ющие входы - к шинам сложени  и вычитани  соответственно, выход заема из четвертого разр да двоичного cy Iмaтора-вычитател  подключен к выходу заема дес тичного сумматора, при этом блок коррекции содержит второй полусумматор , два элемента И-ИЛИ-НЕ и элемент ИЛИ, входы второго полусумматора подключены к третьему входу блока коррекции и выходу переноса одноразр дного сумматора блока коррекции, входы первой группы входов первого элемента И-ИЛИ-НЕ подключены к .третьему и шестому входам блока коррек ., ции, входы второй группы входов первого элемента И-ИЛИ-НЕ подключены к третьему и п тому входам блока коррекции и выходу переноса одноразр дного сумматора, перва.  группа входов второго Элемента И-ИЛИ-НЕ подключена к выходу инверсии суммы второго полусумматора и первому управл ющему входу блока коррекции, втора  группа входов второго элемента И-ИЛИ-НЕ подключена к выходу первого элемента И-ИЛИ-,НЕ к второму управл ющему входу блока коррекции, входы элемента ИЛИ блока коррекции соединены с четвертым и п тым входами первого полусумматора блока коррекции, выход второго элемента И-ИЛИ-НЕ подключен к третьему выходу блока коррекции.

На чертеже показана функциональна  схема одноразр дного дес тичного сумматора-вычитател .

Входы первого и второго операндов 1 и 2 и входы переноса 3 и заема 4 дес тичного сумматора-вычитател  подключены к информационным входам, а управл ющие шины 5 и 6 - к управл ющим входам двоичного сумматора-вычитател  7, выполненного на четырех одноразр дных сумматора}с-вычитател х 8-11. Входы блока. 12 (ьормировани  дес тичного переноса, выполненного на элементе И-ИЛИ, соединены с вькодом переноса сумматора-вычитател  7 и с выходами трех его старших разр дов . Блок 13 коррекции содержит полусумматор 14, элемент ИЛИ 15, одноразр дный сумматор 16, элемент И-ИЛИ-НЕ 17, полусумматор 18 и элемент jI-ИЛИНЕ 19. Выход заема двсэичного сумматора-вычитател  7 соединен с выходом заема 20, а выход блока 12 формировани  дес тичного переноса с выходом переноса 21 дес тично О сумматоравычитател . .

Выходы первого, втброго, третьего

суммы 22-25

и четвертого разр дов

дес тичного сумматора--вычитател  соединены соответственно

с выходом младшего разр да двоичного сумматора-вычитател  7, полусумматора 14, одноразр дного сумматора 16 и элемента И-ИЛИ-НЕ 19 (выходы полусумматора 14, одноразр дного сумматора 16 и элемента И-ИЛИ-НЕ 19 образуют соответственно первый, второй и выходы блока 13 коррекции), j .

Сумматор-вычитатель работает следующим образом.

Два числа в параллельном коде 8-4-2-1 поступают на ходы 1 и 2, а сигналы переноса и заема на входы 3 и 4. При выполнении сложени  на управл ющей шине 5 ycTatавливаетс  уровень 1, а при выг:олнении вычитани  уровень 1 устанавливаетс  на управл ющей шине 6. |

Результат двоичиогс сумматора-вычитател  7, полученный

на выходах одноразр дных сумматоров |-вычитателей

Claims (2)

1. 8-11 подаетс  на входь блока формировани  дес тичного переноса 12 и блока 13 коррекции, значение суммы одноразр дного сумматора-вычитател  8 поступает непосредственно на выход 22 дес тичного сумматорапвычитател . При сложении и вычитании чисел может иметь место нарушение |кода на выходе двоичного сумматора-вьмитател  7, например, при получении на его выходе числа более 9. На рушение кода наблюдаетс  также при |воэникновении сигнала заема или переноса из одноразр дного сумматора-вычитател  11. Во всех этих случа х нарушени  кода на выходе двоичного сумматора-вычитател  7 устран ютс  с. помощью блока 13 коррекции. .Например, при выполнении операции сложени  в случае блоком 12 формировани  дес тичного переноса вырабатываетс  ко 0110 (6), Который прибавл етс  бйоком коррекции к значению кода двЬичного сумматора-вычитател  7. Есл выполн етс  операци  вычитани  и и «1еетс  сигнал заема из одноразр дногр сумматоравычитэтел  11, то блоком 13 коррекци в этом случае прибавл етс  к получен ной разности код 1010(10). Если нет нару1аени  кода на вьаходе двоичного сумматора-вычитател  7, то блок 13 коррекции во всех случа х к значению кода двоичного сумматора-вычитател  прибавл ет код 0000(0), Результат вычислени  вьвдаетс  на аыходах 22-25 Путем простых соединений входных и выходных цепей заема и переноса мо но строить многоразр дные дес тичные сумматоры-вычитатели. Основным отличием предлагаемого дес тичного сумматора-вычитател  от известного  вл етс  иное построение старшего разр да блока 13 коррекции (на полусумматоре 18 и двух элементах И-ИЛИ-НЕ 17 и 19), что приводит к некоторой экономии оборудовани . Формула изобретени  Одноразр дный дес тичный сумматор вычитатель, содержащий четырехразр дный сумматор-вычитатель, блок фор мировани  дес тичного переноса и бло коррекции, причем инЛ)орм 1ционные вхо ды двоичного сумматора-вычнтател  подключены к входам первого и второго операндов, переноса и заема дес тичного сумматора-вычитател , управл ивдие входы двоичного сумматоравычитател  и блока формировани  дес тичного переноса подключены к управл оощим шинам сложени  и вычитани , выход первого разр да двоичного сумматора-вычитател  подключен к пер вому разр ;п(у выхода, суммы дес тичного сумматора-вычитател , второй, тре тий и четвертый разр ды выхода суммы дес тичного сумматора-вычитател  подключены к первому, второму и третьему выходам блока коррекции соответственно , входы блока Лормировами  дес тичного переноса соединены с выходом переноса двоичного сумматоравычитател  и выходами его второго, третьего и четвертого разр дов/ а. вы ход подключен к выходу переноса дес тичного сумматора, первый, второй третий и четвертый входы блока корре ции подключены к выходам второго, третьего , четвертого разр дов двоичного сумматора-вычитател  и выходу переноса двоичного сумматора-вычитател , при этом блок коррекции содержит первьШ полусумматор и одноразр дный двокчйый су матор, первый вход первого полусумматора подключен к первому входу блока коррекции, второй вход которого подключен к первому входу одноразр дного двоичного сумматора, второй вход которого подключен к выходу переноса полусумматора, выход сум1УЫ которого подключен к первому выходу блока коррекции , второй выход которого подключен к входу суммы одноразр дного двоичного сумматора, отличающийс  тем, что, е целью уменьшени  количества оборудовани , п тый и шестой входы блока коррекции подключены к выходам эаема и инверсии заема из четвертого разр да .двоично ;о суьФ4атора-вычитател , а первый и второй управл ющие входал - к шинам сложени  и вычитани  соответственно, выход заема из четвертого разр да двоичного су далатора-вычитател  подктаочен к выхо У заема дес тичного сумматора, при этом блок коррекции содержит второй полусумматор, два элемента И-ИЛИ-НЕ и элемент ИЛИ, входы второго полусумматора подключены к третьему входу блока коррекции и выходу переноса одноразр дного сумматора блока коррекции, входы первой группы входов первого элемента И--ИЛИ-НЕ подключены к третьему и шестому входам блока коррекции, входы второй групгал входов первого элемента И-ИЛИ-НЕ подключены к третьему и п тому входам блока коррекции и выходу переноса одноразр дного сумматора , перва  группа входов второго элемента И-ИЛИ-НЕ подключена к выходу инверсии сумква второго полусумматора и первому управл ющему входу блока коррекции,, втора  группа входов второго элемента И-ИЛИ-НЕ подключена к выходу первого элемента И-ИЛИНЕ и вт орому управл ющему входу блока коррекции, входы элемента ИЛИ блока коррекции соединены с четвертым и п тым входами первого полусумматора блока коррекции, выход второго элемента И-ИЛИ-НЕ подключен к третьему выходу блока коррекции.. Источники информации, прин тые во внимание при экспертизе 1.Карцев М. А. Арифметика цифровых машин. М,, Наука, 1968, с. 168170 , рис. 2-16.
2. 2.Авторское свидетельство СССР по за вке № 2159947/18-24, кл. G Об F 7/50, 1975 (прототип).