SU805496A2 - Резервированный делитель частоты сле-дОВАНи иМпульСОВ - Google Patents

Description

дополнительного элемента И, выход которого соедннен с единичным входом первого триггера, пр мой и инверсный выходы которого соединены соответственно со вторыми входами п того и вто|зого дополнительных элементов И, выЬоды которых соединены с соответст- , вующими входс1ми первого элемента ИЛИ, а выход первого дополнительного элемента И соединен с единичным входом второго триггера, пр мой и инверсный выходы которого соединены соответственно со вторыми входами третьего и шестого элементов И, выходы которых соединены с соответствующими входами второго элемента ИЛИ.

На чертеже изображена электрическа  схема устройства.

Оно содержит делител  1, 2 частоты , блок 3, 4 контрол , триггеры 5, 6 выполн ющие роль элементов пам ти, элементы 7, 8 задержки, делители 9, 10 блоков контрол , элементы 11-14 И блоков контрол , элементы 15, 16 НЕ блоков контрол , триггеры 17, 18, дополнительные элементы 19-28 НЕ, шины 30-33 выходные, шина 29 входна .

Устройство работает следующим образом .

В исходном положении триггеры 5, 6 наход тс  в единичном состо нии, а триггеры 17, 18, делители частоты 1, 2, 9, 10 - в нулевом состо нии. Элементы 21, 24 открыты по вторым .входам высокими потенциалами инверсных выходов триггеров 17, 18, элементы 22, 23 закрыты по ВТОЕКДМ низкими потенциалами пр мых выходов триггеров 17, 18. Входна  последовательность импульсов поступает на входы делителей частоты 1, 2, 9, 10 обоих каналов.

Поскольку оба канала делител  работгиот аналогично, рассмотрим работу одного первого кангша делени . При заданном коэффициенте делени  импульсы с выхода делител  1 поступают на первые входы элементов 11, 12 блока 3, на первые входы элементов 20, 21, 23 и через элемент 27 на первый вход элемента 19, а с выхода делител  9 - на второй вход элемента 11 и через элемент 15 на второй вход элемента 12 блока 3 и на второй вход эле иента 19.

При совпадении импульсов на выхода делителей 1 и 9 по вл етс  положиуе 11ьный сигнал .на выходе элемента 11 блока 3, который подтверждает исходное,(единичное) состо ние триггера 5, на шине 32 присутствует высокий потенциал. Импульс с выхода делител  1 через открытый по второму входу элемент 21 и через элемент 25 проходит на шину 30.

При несовпадении импульсов на выходах делителей 1 и 9 (при сбое одного из делителей) по вл етс  положительный сигнал на выходе элемента 12

блока 3, который устанавливает триггер 5 в нулевое состо ние, соответствующее неисправному состо нию (сбою канала делени . На инверсном выходе триггера 5 по вл етс  высокий потенциал , по переднему фронту которого д лители частоты 1 и 9 устанавливаютс  в исходное состо ние и удерживаютс , в этом состо нии. На шине 32 присутствует низкий потенциал, сигнализирующий о сбое-в первом канале делени . Если второй канал делени  исправен , то сигнал с выхода делител  2 через элемент 8 поступает на единичный вход триггера 5, который устанавливаетс  в единичное состо ние, соответствующее исправному состо нию своего канала. На шине 32 по вл етс  высокий потенциал. Запрещающий сигнал на инверсном выходе триггера 5 исчезает и первый канал делени  начинает работать. При этом начальное состо ние делителей частоты 1, 9 выбираетс  в соответствии с величиной задержки элемента 8, т.е. после восстановлени  сбившегос  канала по исправному оба канала делени  работают синхронно , импульсы на выходах делителей 1, 2 по вл ютс  одновременно.

При сбое вторюго канала делени  процесс коррекции протекает аналогичным образом.

В случае отказа делител  в одном из каналов (например отсутствие выход ных импульсов на выходе делител  1) на всех входах элемента 19 в момент по влени  выходных импульсов на выходах делителей 2, 9 будут положительные сигналы, с выхода элемента 19 положительный сигнал поступает на единичный вход триггера 17, на инверсном выходе которого по вл етс  низкий потенциал, закрывающий по второму входу элемент 21. Высокий потенциал единичного выхода триггера 17 открывает по второму входу элемент 22, на шине 34 устройства по вл етс  высокий потенциал, сигнализирующий о неисправности первого канала делени . С выхода делител  2 исправного канала выходные импульсы будут поступать одновременно через открытый по второму входу высокий потенциал инверсного выхода триггера 18 элемент 24, через элемент 26 на шину 31 и через открытый по второму входу высоким потенциалом пр мого выхода триггера 17 элемент 22, через элемент 25 на шину 30. .

Claims (1)

1. В случае отказа делител  2 на всех входах элемента 20 в момент по влени  выходных импульсов на выходах делителей 1, 10 будут положительные сигналы. С выхода элемента 20 положительный сигнал поступает на единичный вход триггера 18, на инверсном выходе которого по вл етс  низкий потенциал , закрывающий по второму входу элемент 24. Высокий потенциал единичного выхода триггера 18 открывает по второму входу элемент 23, на шине 35 по вл етс  высокий потенцигш, сигнализирующий о неисправности канала делени . С выхода делител  1 исправного ка нала выходные импульсы будут поступать одновременно через открытый по второму входу высоким потенциалом ин версного выхода триггера 17 элемент через элемент 25 на шину 30 и через открытый по второму входу высоким по тенциалом пр мого выхода триггера 18 элемент 23, через элемент 26 на шину 31. Конструктивные особенности данного устройства позвол ют повысить иадежность работы устройства за счет обеспечени  выдачи сигналов по обоим каналам не только в случае сбо  дели тел  частоты в одном из каналов, но и при отказе его. При этом на выход данного канала будут проходцть импул сы делител  частоты другого (исправного ) канала. Формула изобретени  Резервированный делитель частоты следовани  импульсов по авт.св. 499672, отличающий с   тем, что, с целью повышени  надежнос ти, в него введены триггеры, элементы ИЛИ и дополнительные элемент(:1 И и НЕ, при этом выход первого делител  частоты соединен с первыми входами первого, второго и третьего дополнительных элементов И непосредственно и через первый дополнительный элемент НЕ с первым входом четвертого дополнительного элемента И, второй вход которого подключен к выходу делител  частоты первого контрольного блока, выход второго делител  частоты соединен через второй дополнительный инвертор со вторым входом первого дополнительного элемента и, третий вход которого подключен к выходу делител  частоты второго контрольного блока, с первыми входами п того и шестого дополнительных элементов И и третьим входом четвертого дополнительного элемента И, выход которого соединен с единичным входом первого триггера, пр мой и инверсный выходы которого соединены соответственно со вторыми входами п того и второго дополнительных элементов И, выходы которых соединены с соответствующими входами первого элемента ИЛИ, а выход первого дополнительного элемен- та И соединен с единичным входом второго триггера, пр мой и инверсный выходы которого соединены соответственно со вторыми входами третьего и шестого элементов И, выходы которых соединены с соответствующими входами второго элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе 1. Авторркое свидетельство СССР 499672, кл. Н 03 К 21/34, 02.04.74.