SU822142A1 - Электронные часы - Google Patents
Электронные часы Download PDFInfo
- Publication number
- SU822142A1 SU822142A1 SU792788851A SU2788851A SU822142A1 SU 822142 A1 SU822142 A1 SU 822142A1 SU 792788851 A SU792788851 A SU 792788851A SU 2788851 A SU2788851 A SU 2788851A SU 822142 A1 SU822142 A1 SU 822142A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- switching unit
- circuit
- inputs
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Изобретение относитс к приборостроению , в частности к автоматизированным хранител м времени, используемым в сис, темах единого времени и системах часо- фикации различных объектов. Известна автоматизированна система единого времени, в которой с целью повы шени надежности в часовую станцию добавлены вторые первичные часы flj. Однако в этом устройстве, в случае сбор в пересчетных схемах основных или резервных первичных часов, расхождение показаний устран етс путем их сравнени с эталонными сигналами, принимаемыми по радио. Необходимость использовани эталонных сигналов времени от внешнего источника ограничивает возможность использовани таких часовых станций. Наиболее близкими к изобретению по технической сущности вл ютс электрон- ные часы, содержащие два опорных кана ла, каждый из которых включает в себ опорный генератор, блок,функционального контрол , блок пересчетных схем, вы шгтель сбоев и блок коммутации, причем блоки функционального контрол подключены к блоку коммутации, блоки пересчет, ных схем и вы вители сбоев соединены контрольными выходами с одноименными входами блоков функционального контрол , а фазирующими входами с соответствующей группой фазирующих выходов блока коммутации, сигнальные входы которого соединены с выходами вы вителей сбоев, а информационные входы блока коммутации объединены с oднoимeнньnvlи входами вы вителей сбоев и подключены к выходам блоков пересчетных схем 2. Недостатком данных часов вл етс то, что, в случае выхода из стро опорного генератора в одном из каналов, часы превращаютс в обычные автономные часы, не защищенные от случайных сбоев в пересчетных схемах. Цель изобретени - повышение надежности . Поставленна цель достигаетс тем, что в них введены по одному в каждый опорный канал два блока переключени , каждый из которых соединен основным входом с выходом своего опорного генератора , а вспомогательным входом с выходом блока переключени другого опорного канала, высокочастотные выходы каждого блока переключени соединены с одноименными входами вы вителей сбоев и блоков пересчетных схем своих опорных каналов, а сигнальные выходы подключены к одноименным входам блока ком5 1утации. При этом блок переключени содержи три триггера, две схемы И,, одну схему ИЛИ и усилитель-формирователь, соедине ный своим входом с выходом опорного генератора, а выходом - с первым входом первой схемы И, входами установка единицы первого и второго триггеров входом установка йул третьего триггера и с вспомогательным входом блока переключени другого опорного канала, выход которого подключен к первому входу второй схемы И и к счетному входу третьего триггера, соединенного своим выходом со счетным входом второго триг гера, выход которого подключен к входу установка нул первого триггера, соединенного единичным выходом со вторым входом первой схемы И, а нулевым ВЫХОДОМ с входом блока коммутации и со вторым входом второй схемы И, выходы обеих схем И подключены к.входам схемы ИЛИ, соединенной своим выходом с высокочастотными входами вы вител сбоев и блока пересчетных схем. . На фиг. jl представлена схема электронных часов, на фиг. 2 - схема блока переключени . Электронные часы содержат опорный генератор 1, блок 2 переключени , блок 3 пзресчетных схем, блок 4 функционально го контрол , вы витель 5 сбоев, составл ю щие пррвый опорный канал, опорный генера тор 6, блок 7 переключени , блок 8 пересчетных схем, блок 9 функционального конт рол , вы витель 10 сбоев, составл ющие второй опорный канал, и блок 11 коммутации . Каждый блок 2 (7) переключени содержит усилитель-формирователь 12, три триггера 13 - 15, две схемы И 16 и 17, схему ИЛИ 18. Электронные часы работают следующим образом. На основные входы блоков 2 и 7 переключени поступают синусоидальные высокочастотные сигналы от опорных генераторов 1 и 6, на вспомогательный вход блока 2 переключени поступает импульс424 ный высокочастотный сигнал с блока 7 переключени , а на вспомогательный вход блока 7 - импульсный сигнал с блока 2. При нормальной работе каждый блок 2 (7) переключени преобразует синусоидальные сигналы в импульсную форму и выдает их на вход блока 3 (8) пересчетных схем и вход вы вител 5 (1О) сбоев. Блоки 3 и 8 пересчетных схем . формируют шкалу времени. Блок 11 коммутации подключает выходные шины к выходам одного из блоков пересчетных схем. Блоки 4 и 9 функционального контрол контролируют исправность блоков 3 и 8 пересчетных схем и вы вителей 5 и 10 сбоев. Вы вители 5 и 10 сбоев осуществл ют контроль за работой блоков 3 и 8 пересчетных схем. При возникновении неисправности блок 4 (9) контрол выдает сигнал на блок 11 коммутации, в котором загораетс индикаторное табло, показывающее, какой канал неисправен. Если неисправность возникает в используемом опорном канале, выходные щины пэреключаютс на резервный. При возникновении сбо в пересчетных схемах вы вители 5(10) выдают сигнал на блок 11 коммутации. Если сбой происходит в используемом канале, выходные шины пере- ключаютс на резервный, после чегоосуществл етс автоматическое фазирование комплекта, is котором происходит сбой. Еслисбой происходит в резервном канале , осуществл етс только фазирование. При выходе из стро любого опорного генератора, например генератора 1, блок 2 переключени соедин ет высокочастотные входы блока 3 пересчетных схем и вы вител 5 с высокочастотным выходом блока 7 переключени , резервного канала и выдает сигнал наблок 11 коммутации, по которому на блоке 11 загораетс индикаторное табло, показывающее, какой генератор выходит из стро . При выходе из Стро генератора 6 схема работает аналогично Блок 2(7) переключени работает следующим образом. Высокочастотный синусоидальный сигнал , поступающий от опорного генератора 1 (6), преобразуетс усилителем-формирователем 12 в импульсную последовательность той же частоты. Импульсы этрй последовательности посто нно поступают на входы установка единицы триг55 геров14 и 15, удержива их в состо ник единица . В результате схема И 16 посто нно открыта, и последовательность с выхода усилител 12 проходит через
Claims (2)
- нее на схему ИЛИ 18 и далее на входы блока 3 (8) пересчетных схем и вы вител 5 (10) сбоев. Эта последовательность с усилител 12 поступает на вход блока 7 (2) переключени ина вход установка нул триггера 13. Одновременно на счетный вход триггера 13 подаетс высокочастотна импульсна1Я последовательность с блока 7 (2) переключени . Под действием импульсов этой после довательности триггер 13 устанавливаетс в состо ние единица, а импульсами последовательности, поступающей с выхода усилител 12, он возвращаетс в ноль. При этом триггер 14 не измен ет своего состо ни , так как импульсьг с выхода усилител ,, 12 одновременно поступают на его установочный вход. При выходе из стро генера.тора 1 (6) на выходе усилител -формировател 12 уста навливаетс высокий потенциал. Под действием импульсов, поступающих с выхода блока 7 (2) переключени триггеры 13 и 14 начина ют работать в режиме делител на четыре. В результате вторым им пульсом, поступающим с блока 7 (2) пос . ле пропадани сигнала на выходе генера- тора 1 (6), триггеры 14 и 15 перевод тс в состо ние ноль, схема И 17 открываетс , и высокочастотна импульсна последовательность с выхода, блока 7 (2) переключени через нее и схему ИЛИ 18 подаетс на входы блока 3 (8) пересчетных схем и вы вител 5 (10) сбоев. Высокий потенциал с нулевого выхода триггера 15 поступает на блок 11 коммутации. По этому сигналу на блоке 11 коммутации загораетс индикаторное табло, свидетельствующее о неисправности генератора 1(6). Введение в устройство двух сравнитель но простых блоков переключени существенно повышает надежность электронных часов, так как при выходе из стро одного из генераторов устройствосохран ет полную работоспособность с возможностью восстановлени шкалы в случае сбоев, возникающих в любом опорном канале. Кроме того, введение блоков переключени п-озвол ет использовать в к&честве опорных генераторов любые генерагоры, в том числе и не имеющие встроенной схемы функционального контрол . Формула изобретени Электронные часы, содержащие два опорных канала, каждый из которых включает в себ опорный генератор, блок функ ционального контрол , блок пересчегных схем, вы витель сбоев и блок коммутации , причем блоки функционального контрол подключены к блоку коммутации, блоки пересчетных схем и врл вителн сбоев соединены контрольными выходами с одноименными входами блоков функционального контрол , а фазирующими входами с соответствующей группой фазирующих выходов блока коммутации, сигнальные входы которого соединены с выхода - ми вы вителей сбоев,- а информационные входы, блока коммутации объединены с одноименными входами вы вителей сбоев и подключены к выходам блоков пересчетных схем, отличающиес тем, что, с целью повышени надежности, в них введены по одному в каждый опорный канал два блока переключени , каждый из которых-соединен основным вхо- дом с выходом своего опорного генератора , а вспомогательным входом - с выходом блока переключени другого опорного канала, высокочастотные выходы каждого блока переключени соединены с одноименными входами вы вителей сбоев и блоков пересчетных схем своих опорных каналов., а сигнальные выходы подключены к, одноименным входам блока коммутации. 2. Часы по п. 1, отличающиес тем, что блок переключени содер РИ триггера, две схемы И, одну схему или и усилитель-формирователь, соединенный своим входом с выходом опорного генератора, -а выходом - с первым входом первой схемы И, входами установка единицы первого и второго- триггеров, входом установка нул третьего триг гера и с вспомогательным входом блока переключений другого опорного канала, выход которого подключен к первому входу второй схемы Ник счетному входу третьего триггера, соединенного :воим выходом со счетным входом второго триггера , выход которого подключен к входу установка нул первого триггера, соединенного единичным выходом со вторым входом первой схемы И, а нулевым выходом с входом блока коммутации и со вторым входом второй схемы И, выходы обеих схем И подключены к входам схемы ИЛИ, соединенной своим выходом с высокочастотными входами вы вител сбоев и блока пересчетных схем. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 526851, кл. Q 04 С 11/ОО, 1975.
- 2. Авторское свидетельство СССР по за вке № 2474346/18-10, кл. Q 04 С З/ОО, 14.04.77 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792788851A SU822142A1 (ru) | 1979-04-16 | 1979-04-16 | Электронные часы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792788851A SU822142A1 (ru) | 1979-04-16 | 1979-04-16 | Электронные часы |
Publications (1)
Publication Number | Publication Date |
---|---|
SU822142A1 true SU822142A1 (ru) | 1981-04-15 |
Family
ID=20837430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792788851A SU822142A1 (ru) | 1979-04-16 | 1979-04-16 | Электронные часы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU822142A1 (ru) |
-
1979
- 1979-04-16 SU SU792788851A patent/SU822142A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4342112A (en) | Error checking circuit | |
SU822142A1 (ru) | Электронные часы | |
US3708791A (en) | Sequential monitor | |
GB1122472A (en) | Systems for testing components of logic circuits | |
EP0800136B1 (en) | Fault tolerant clock signal source for triplicated data processing system | |
SU847322A1 (ru) | Трехканальное мажоритарное устройство | |
US4922489A (en) | Circuit configuration for routine testing of the clock supply of a large number of units operated with the same clock | |
SU805496A2 (ru) | Резервированный делитель частоты сле-дОВАНи иМпульСОВ | |
JPS61133727A (ja) | カウンタ故障分離回路 | |
SU1012252A1 (ru) | Устройство дл формировани случайных и псевдослучайных чисел | |
SU411455A1 (ru) | ||
SU921133A2 (ru) | Резервированное устройство | |
SU618875A1 (ru) | Трехканальное резервированное устройство | |
SU1188920A1 (ru) | Резервированный генератор импульсов | |
SU758582A1 (ru) | Резервированный генератор импульссов | |
SU1103373A1 (ru) | Мажоритарно-резервированное устройство | |
SU549809A1 (ru) | Устройство дл управлени переключением резерва | |
SU1173553A2 (ru) | Резервированный счетчик | |
KR920003884B1 (ko) | Tmr 논리 회로 | |
SU1578850A1 (ru) | Мажоритарно-резервированный триггер | |
SU1589350A1 (ru) | Устройство дл защиты автономного инвертора напр жени | |
SU781816A1 (ru) | Устройство дл поиска кратных неисправностей в однотипных логических блоках | |
US3424988A (en) | Frequency error dectector for a power supply monitor and bus transfer switch | |
SU1121795A1 (ru) | Резервированное устройство | |
Reynolds | ORELA data acquisition system hardware. Vol. 7. Instruction manual for the multiplexer channel and scaler interface tester (Q-5130) |