SU801105A2 - Устройство дл контрол блоковпАМ Ти - Google Patents
Устройство дл контрол блоковпАМ Ти Download PDFInfo
- Publication number
- SU801105A2 SU801105A2 SU792739829A SU2739829A SU801105A2 SU 801105 A2 SU801105 A2 SU 801105A2 SU 792739829 A SU792739829 A SU 792739829A SU 2739829 A SU2739829 A SU 2739829A SU 801105 A2 SU801105 A2 SU 801105A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- additional
- counting trigger
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
Изобретение относитс к запоминающим устройствам, и может использоватьс при проектировании стендовой аппаратуры дл контрол блоков пам ти ifo основному авт. св. № 607283 известно устройство, содержащее источник управл ющих импульсов, первый выхо которого подключен ко входу формирова тел опросного тока, регистр числа, входы которого соединены со входами устройства, а выходы - с одними входами блока сравнени , блок индикации, элементы И, дополнительный формирователь опросного тока и счетный триггер один выход которого подключен к первому входу первого элемента И, а другой - к первым входам второго, третьего и четвертого элементов И, первый и второй-выходы источника управл кйцих импульсов соединены соответственно со вторыми входами второго и третьего элементов и , третий и четвертый выходы источника управлени импульсов под ключены соответственно ко вторым входам первого и четвертого элементов И и входу счетного триггера, выходы первого , второго и четвертого элементов И соединены соответственно с управл ющим входом регистра числа, входом ополнительного формировател опросного тока и одним из входов блока индикации , третий вход третьего элемента И подключен к выходу блока сравнени , другие входы которого соединены со входами устройства, а выход третьего элемента И подключен к другому входу блока индикации 1). Однако это устройство, обеспечива контроль ошибок типа прошивка в одно окно , не позвол ет обнаруживать, р д технологических дефектов блоков пам ти, вызванных замыкани ми между отдельными проводами в жгуте, что снижает область применени устройства. Цель изобретени - расширение овласти применени устройства за счет обеспечени возможности вы влени коротких замыканий между информационными проводами. Поставленна цель достигаетс тем, что устройство содержит дополнительный счетный триггер и коммутатор, то новый вход которого подключен к дополнительного формировател опросного тока, управл ющий вход - к первому выходу дополнительного счетного триггера,-второй выход которого подсоединен к одним из входов первого элемента И и блока индикации, вход дополнительного счетного триггера соединен с первым выходом счетного триггера , выход блока сравнени подключен к одному из входов источника управл ющих импульсов.
На чертеже представлена функциональна схема устройства.
Устройство содержит источник. 1 управл ющих импульсов, счетный триггер 2, формирователь 3 опросного тока , регистр 4 числа, блок 5 сравнени , первый элемент И 6, дополнительный формирователь 7. опросного тока, второй 8, третий 9 и четвертый 10 элементы И. Входы и выходы устройства подключены к выходам и входам контролируемого блока 11 пам ти. Блок 11 содержит дешифратор 12, информационные провода 13, прошивающие разр дные.сердечники 14, однопол рные усилители 15 считывани , дополнительный провоД 16.В состав устройства дл контрол блоков пам ти вход т также блок 17 индикации, коммутатор 18 и дополнительный счетный триггер 19.
Один выход триггера 2 подключен к первому входу элемента И 6, а другойк первым входам элементов И 8-10, первый и второй выходы источника 1 управл ющих импульсов соединены соответственно со вторыми.входами элементов И 8 и 9, третий и четвертый выходы источника 1 управл ющих импульсов подключены соответственно ко вторым входам элементов И 6 и 10, выходы элементов И 6, 8 и 10 соединены соответственно с управл ющим входом регистра 4 числа, входом формировател 7 и одним из входов блока 17 индикации, третий вход элемента И 9 подключен к выходу блока 5 сравнени , другие входы которого -соединены со входами устройства , а выход элемента И 9 подключен к другому входу блока 17 индикации,
Токовый вход коммутатора 18 подключен к выходу дополнительного формировател 7 опросного тока, управл ющей вход - к первому выходу счетного триггера- 19, второй выход которого подсовдинен к третьему входу первого элемента И б и к третьему входу блока 17 индикации. Вход счетного триггера 19 соединен с первым выходом счет-; него триггера 2. Выход блока 5 сравнени подключен ко входу основного источника 1 управл ющих: импульсов. Устройствб работает следующим образом .
С одногоиз выходов счетного триггера 2 подаётс импульс разрешени на прохождение через элемент.И 8 импуль .сов с первого выхода источника 1 управл ющих импульсов, а также элементы И 9 и 10 соответственно импульсов со второго и третьего выходов источника 1 управл ющих импульсов, только в четном цикле работы устройства ,
С другого выхода счетного триггера 2 на элемент И 6 подаетс импульс раз
решени на прохождение импульсов с третьего выхода источника 1 управл ющих импульсов только в нечетном цикле Импульсы с первого выхода источника 1 управл ющих импульсов поступают на вход .формировател 3, который в каждом цикле формирует ток через дешифратор 12 в информационных проводах 13 блока 11 пам ти, прошивающих ра.зр дные сердечники 14 в различных направлени х . Наведенна от этого тока в разр дных обмотках сердечников 14 ЭДС сигналов подаетс на входы однопол рных усилителей 15 считывани , на стробируемые входы которых поступает в каждом цикле строб со второго выхода источника i управл ющих импульсов .
С выходов усилителей 15 в момент строба считанный информационный код поразр дно подаетс на входы регистра 4 числа, предварительно в пеювом и далее в каждом нечетном цикле установленного в О импульсом с выхода элемента И 6, и на один из входов блока 5 сравнени .
С выхода регистра 4 числа записанный в первом цикле информационный код снимаетс на другие входы блока 5 сравнени .
Во втором цикле работы устройства с выхода элемента И 8 импульсы подаютс на вход дополнительного формировател 7, который в четные циклы в дополнительном проводе 16, прошивающем все разр дные сердечники в направлении , соответствующем логическому О, формирует ток .такой пол рности , что импульсное напр жение считанных сигналов, формируемых с помощью основного формировател 3, сдвигаетс в сторону логического О. При этом в тех разр дах, где прошивка выполнена в одно окно, т.е. с ошибкой, сигнал на входе усилителей 15 считывани соответствует логическому О; тогда как в предыдущем цикле без дополнительного кода, сигнал соответствует логической . Считанный При этом во врем прихода- строба с выходов усилителей 15 код, не измен записанной в первом цикле информации в регистре 4 числа, поступает на один из входов блока 5 сравнени кодов. При по влении в элементе И 9 разрешаю ,щего импульса,на вход блока 17 индикации , предварительно установленного
импульсом с выхода элемента
И 10,проходит сигнал сравнени информационного кода,записанного в регистр :4 числа в первом цикле,с кодом,сн тым с однопол рных усилителей 15 во втором цикле. Несравнение кодов высвечиваетс блоком 17 индикации,что соответствует ошибке типа прошивка в одно окно .
Claims (1)
- Сигнал с первогоI выхода счетного триггера 2 поступает на вход второго счетного триггера 19, С первого выхода второго счетного триггера 19 сигнал поступает на управл ющий вход ко№1;/татора 18, который в зависимоетй от состо ни триггера 19 измен ео направление тока в дополнительном приводе 16. При этом импульсное напр жение на входах усилителей 15 сдви гаетс в сторону логической . Если дефектов в жгуте информационных проводов 13 нет, то усилители 15, об ладающие пороговой характеристикой, срабатывают в соответствии с прошивкой , Если же имеетс неисправность типа замыкани между отдельными информационными проводами, то в тех серде никах 14, где должен быть прошит ло1ический О , считываетс логическа 1 . в случае несравнени кода, записан ного в регистре 4 со считанным кодом происходит остановка источника управл ющих импульсов и фиксируетс состо ние триггера 19, которое показывает тип неисправности. Предлагаемое устройство обеспечивает вы вление на этапе технологического контрол -более широкого класса неисправностей, например замыканий между отдельными информационными про|ВОдами . .. Формула изобретени Устройство дл контрол блоков пам ти по авт. ев; 607283, отличающеес тем, что, с целью расширени области применени устройства за счет обеспечени возможности вы влени коротких замыканиймежду информационными проводами, оно содержит дополнительный счетный триггер и коммутатор , токовый вход которого подключен к выходу дополнительного формировател опросного тока, управл ющий вход - к первому выходу дополнительного счетного триггера, второй выход которого подсоединен к одним из вхо дов первого элеме.рта И и блока индикации , вход дополнительного счетного триггера соединен с первым выходом счетного триггера, выход блока сравнени подключен к одному из входов источника управл ющих импульсов. Источники информации, прин тые во .внимание при экспертизе 1. Авторское свидетельство СССР 607283, кл, G 11 с 29/00, 1976 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792739829A SU801105A2 (ru) | 1979-03-26 | 1979-03-26 | Устройство дл контрол блоковпАМ Ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792739829A SU801105A2 (ru) | 1979-03-26 | 1979-03-26 | Устройство дл контрол блоковпАМ Ти |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU607283 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU801105A2 true SU801105A2 (ru) | 1981-01-30 |
Family
ID=20816566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792739829A SU801105A2 (ru) | 1979-03-26 | 1979-03-26 | Устройство дл контрол блоковпАМ Ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU801105A2 (ru) |
-
1979
- 1979-03-26 SU SU792739829A patent/SU801105A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3976864A (en) | Apparatus and method for testing digital circuits | |
SU801105A2 (ru) | Устройство дл контрол блоковпАМ Ти | |
RU2024906C1 (ru) | Устройство для допускового контроля временных интервалов | |
SU1575207A1 (ru) | Устройство дл контрол неисправности объекта | |
SU811315A1 (ru) | Устройство дл индикации | |
SU1709509A1 (ru) | Устройство дл обнаружени потери импульса | |
SU746629A1 (ru) | Устройство дл отображени информации | |
SU1385105A1 (ru) | Устройство сигнатурного контрол проводных соединений | |
SU871054A1 (ru) | Вихретоковый дефектоскоп дл контрол прот женных изделий | |
SU1205158A1 (ru) | Устройство дл контрол монтажа | |
SU607283A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1293674A2 (ru) | Устройство дл определени номера провода жгута | |
SU900314A1 (ru) | Полупосто нное запоминающее устройство | |
SU584323A1 (ru) | Устройство дл контрол блоков передачи информации | |
SU881755A1 (ru) | Устройство дл контрол клавиатуры | |
SU1525889A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU840817A1 (ru) | Устройство дл диагностики системАВТОМАТичЕСКОгО упРАВлЕНи | |
SU1464172A1 (ru) | Устройство дл определени стационарности случайного процесса | |
SU1383237A1 (ru) | Логический зонд | |
SU538484A1 (ru) | Селектор информационных импульсов | |
SU877547A1 (ru) | Устройство дл диагностического контрол | |
SU1667242A2 (ru) | Устройство контрол исправности счетчика | |
SU869052A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU708253A1 (ru) | Устройство дл измерени временных интервалов | |
SU706845A1 (ru) | Устройство дл сравнени кодов |