Claims (2)
Изобретение относитс к вычислительной технике и может примен тьс в качестве дополнительного спецпроцессора большой и мини-ЭВМ и как самосто тельный генератор функций в автоматизированных системах. Известен цифровой интерпол тор, содержащий регистр дл хранени арг мента, посто нные запоминающие устройства дл хранени параметров аппроксимации и арифметический блок дл вычислени функций Д. Наиболее близким по технической сущности к предлагаемому вл етс цифровое устройство дл получени начального приближени к обратной в личине, содержащее регистр аргумента , первый и второй блоки пам ти, блок умножени и сумматор, причем выходы регистра аргумента подключены ко входам первого и второго блоков пам ти, выход первого блока пам ти подключен к первому входу блока умножени , выход которого соединен со входом сумматора, выход кото рого вл етс выходом устройства 2Д Недостатком этого устройства вл етс невозможность реализации шир кого класса вычисл емых функций. Целью изобретени - расширение класса решаемых задач за счет возможности вычислени любых непрерывных элементарных функций. Поставленна цель достигаетс тем, что в устройство, содержащее регистр аргумента, первый и второй блоки пам ти, блок умножени и сум- матор, причем выходы регистра аргумента подключены ко входаим первого и второго блоков пам ти, выход первого блока пгии ти подключен к первому входу блока умножени , выход которого соединен со входом сумматора, выход которого вл етс выходом устройства , дополнительно введены накапливающий сумматор, дешифратор, регистр сдвига и генератор одиночных импульсов, при этом вход устройства подключен ко входам дешифратора и накапливающего сумматора, выходы которых подключены ко входам регистра сдвига и регистра аргумента соответственно, выход регистра сдвига подключен ко входу генератора одиночных импульсов, выход знакового разр да регистра сдвига соединен с управл к цим входом блока умножени , второй вход которого соединен с вы .ходом второго блока пам ти, выход генератора одиночных импульсов соеди нен с младшим разр дом накапливающего сумматора. На чертеже представлена блок-схема устройства. Она содержит накапливающий сумматор 1, регистр 2 аргумента, первый и второй блоки 3 и 4 пам ти, блок 5 умножени , сумматор 6, дешифратор 7, | егистр 8 сдвига, генератор 9 одиночных импульсов. Воспроизводима устройством функ ци вычисл етс по формуле усеченного р да Plxl r cjcpjxb () где t|()c) - базисные функции (двойные интегралы функции I Уолша), С - коэффициенты р да, которые дл каждой Зсщанной функции F(x) вычисл ютс заранее и записываютс в блок 4 пам ти. Устройство работает следующим образом . Цикл вычислений начинаетс с передачи аргумента на дешифратор 7, определ ющий число членов р да, и в накапливак ций сумматор 1, который вначале обнулен. Аргумент поступает на вход дешифратора, а на выходе в параллельном коде выдаетс число членов р да.V Параллельный код поступает на регистр 8 сдвига и преобразуетс в последовательный. Число значащих разр дов в последовательном коде и есть число членов р да. Разр д последовательного кода, представ л ющего собой последовательность двоичных единиц и нулей, поступает на знаковый разр д блока умножени формирует знак произведени cj и Цц(х) . Одновременно генератор 9 еди ничных импульсов с каждым текущим разр дом последовательного кода выра батывает двоичную единицу, котора поступает в младашй разр д накапливающего сумматора 1, где она суммируетс со значением аргумента и где формируетс адрес следующих сомнохсителей С | и ср 1 (Ч) . По коду аргумента , переданного .из накапливающего сумматора 1 в регистр 2 аргумента, производитс выбор базисной кусочноквадратичной функции из блока 4 пам ти и коэффициентов разложени избло ка 3 пам ти. В блоке 5 производитс умножение функции 1рк(х) на соответст вующий ей коэффициент С ц и их произведение поступает с необходимым .знаком на вход сумматора б дл накоп лени суммы согласно формуле (1). По е формировани первой суммы по указанному выше алгоритму формируютс втора , треть и т. д. Тем самым происходит воспроизведение заданной функции. Технические преимущества устройства по сравнению с известными заключаютс в широком классе функций, им воспроизводимых. Реализаци устройства на современных дешевых интегральных микросхемах дает значительный экономический эффект при серийном выпуске . С помощью устройства можно воспроизводить функции очень широкого класса (все известные непрёывнйе элементарные функции) - тригонометрические , обратные тригонометриеские , полиномиальные, экспоненциальные , логарифмические и др. Формула изобретени Устройство дл вычислени элементарной функции, содержащее регистр аргумента , первый и второй .блоки пам ти , блок умножени и сумматор причем выходы регистра аргумента подключены ко входам первого и второго блоков пам ти, выход первого блока пам ти подключен к первому входу блока умножени , выход которого соединен со входом сумматора, выход которого вл етс выходом устройства, отличающеес тем, что, с целью расширени класса решаемых задач за счет возможности вычислени любых непрерывных элементарных функций , в него введен накапливающий сумматор, де1Йифратор, регистр сдвига и генератор одиночных импульсов, при этом вход устройства подключен ко входам дешифратора и накапливающего сумматора, выходы которых подключены ко входам регистра сдвига и регистра аргумента соответственно, выход регистра сдвига подключен ко ВХОДУ генератора одиночных импульсов , выход знакового разр да регистра сдвига соединен с управл к цим входом блока умножени , второй вход которого соединен с выходом второго блока пам ти выход генератора одиночных импульсов соединен с младшим разр дом накапливающего сумматора . Источники информации, прин тые во внимание при экспертизе 1.Патент США № 3813529, кл. 235-152, 1974. The invention relates to computing and can be used as an additional special processor, a large and mini-computers and as an independent generator of functions in automated systems. A digital interpolator is known that contains a register for storing an argument, permanent storage devices for storing approximation parameters, and an arithmetic unit for calculating functions D. The closest in technical essence to the proposed is a digital device for obtaining an initial approximation to a backward mask containing a register the argument, the first and second memory blocks, the multiplier and the adder, the outputs of the register of the argument are connected to the inputs of the first and second memory blocks, the output of the first block is The data is connected to the first input of the multiplication unit, the output of which is connected to the input of the adder, the output of which is the output of the 2D device. The disadvantage of this device is the impossibility of implementing a wide class of computed functions. The aim of the invention is to expand the class of tasks to be solved due to the possibility of calculating any continuous elementary functions. The goal is achieved by the fact that the device containing the register of the argument, the first and second memory blocks, the multiplication unit and the summator, the outputs of the register of the argument are connected to the inputs of the first and second memory blocks, the output of the first PGI block is connected to the first input the multiplication unit, the output of which is connected to the input of the adder, the output of which is the output of the device, is additionally introduced a accumulating adder, a decoder, a shift register and a single pulse generator, while the device input is connected to the input dies of the decoder and accumulator adder, the outputs of which are connected to the inputs of the shift register and the argument register, respectively, the output of the shift register is connected to the input of a single pulse generator, the output of the sign bit of the shift register is connected to the control with the input of the multiplication unit, the second input of which is connected to you. the course of the second memory block, the output of the generator of single pulses is connected to the low-order accumulating adder. The drawing shows the block diagram of the device. It contains accumulator adder 1, argument register 2, first and second blocks 3 and 4 of memory, multiplication unit 5, adder 6, decoder 7, | Register 8 shift, generator 9 single pulses. The reproduced function of the device is calculated by the formula of a truncated series Plxl r cjcpjxb () where t | () c) are basis functions (the double integrals of the I Walsh function), C are the coefficients of the row that for each F function x (x) are stored in advance and recorded in memory block 4. The device works as follows. The calculation cycle begins with the transfer of the argument to the decoder 7, which determines the number of terms in the row, and in accumulations of the adder 1, which is initially zeroed out. The argument is fed to the input of the decoder, and the output in the parallel code is the number of members of the row. V The parallel code is fed to the shift register 8 and converted to serial. The number of significant bits in a sequential code is the number of terms in the row. The bit of the sequential code, which is a sequence of binary ones and zeros, is applied to the sign bit of the multiplication unit, which forms the sign of the product cj and Tsz (x). At the same time, the generator of 9 unit pulses with each current bit of the sequential code generates a binary unit, which enters the minor bit of accumulating adder 1, where it is summed up with the value of the argument and where the address of the following somnohsiteli C | and Wed 1 (H). According to the code of the argument passed from the accumulating adder 1 to the register 2 of the argument, the basic piecewise quadratic function is selected from memory block 4 and decomposition coefficients selected from 3 memory. In block 5, the function 1pk (x) is multiplied by the coefficient Cc corresponding to it, and their product comes with the necessary input to the input of adder b to accumulate the amount according to formula (1). By forming the first sum according to the above algorithm, the second, third, etc. are formed. Thus, the given function is reproduced. The technical advantages of the device in comparison with the known ones are in a wide class of functions that they can reproduce. Implementing a device on modern low-cost integrated circuits provides a significant economic effect in serial production. Using the device, it is possible to reproduce functions of a very wide class (all known non-continuous elementary functions) —trigonometric, inverse trigonometric, polynomial, exponential, logarithmic, and others. Formula for calculating an elementary function containing the register of the argument, the first and second memory blocks, the multiplier and the adder, with the outputs of the register of the argument being connected to the inputs of the first and second memory blocks, the output of the first memory block being connected to the first input of the block multiplying The output of which is connected to the input of the adder, the output of which is the output of the device, characterized in that, in order to expand the class of problems to be solved due to the possibility of calculating any continuous elementary functions, a accumulating adder, de-Iphater, shift register and single pulse generator are introduced into it while the device input is connected to the inputs of the decoder and accumulating adder, the outputs of which are connected to the inputs of the shift register and the register of the argument, respectively, the output of the shift register is connected to SPEED single pulse generator, the output sign bit of the shift register is connected to a control input of the CIM to the multiplier, a second input coupled to an output of the second block memory unit pulse generator output is connected with a minor discharge of the accumulator. Sources of information taken into account in the examination 1. US patent number 3813529, cl. 235-152, 1974.
2.Авторское свидетельство СССР № 318940, кл. G Об F 7/38, 1970 (ПРОТОТИП).2. USSR author's certificate number 318940, cl. G F 7/38, 1970 (PROTOTYPE).
FlJFlj