SU790061A1 - Устройство дл сравнени фаз двух электрических величин - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ФАЗ ДВУХ ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИН

1

Изобретение относитс  к электротехнике и может быть использовано дл  построени  измерительных органов на основе сравнени  по фазе двух электрических вел11чин.

известны устройства, реагируквдие на разность фаз двух электрических величин, содержащие формирователи входных величин и блоки сравнени , выполненные на логических элементах, в которых, с целью повьшени  быстродействи  и помехоустойчивости, блок сравнени  выполнен из двух каналов, входы KOTOpbJX подключены к формировател м , а выходы - к логическим элементам И или ИЛИ, выходы которых  вл ютс  выходом устройства. При э-трм сравниваютс  импульсы как положительных , так и отрицательных пол рностей входных сигналов flj.

Однако указанные устройства отличаютс  сложностью конструкции.

Наиболее близ-ким по своей технической сущности к предлагаемому  вл етс  устройство, содержащее формирователи электрических величин, на входы которых подают сравниваемые величины, и логический блок, выполненный в виду двух R-S триггеров и двух элементов 2И-НЕ. При этом форми

рователи, элементы 2 И-НЕ и первый R -S триггер подключены таким образом , что в зависимости от фаз входных величин на одном или другом входе второго R-S триггера посто нно имеет место сигнал 1, а на другой вход один, раз в период, а именно, в момент совпадени  положительных сигналов с формирователей, подаютс  установочные импульсы (О) 2.

Однако при наличии на входе в определенный момент времени сигнала помехи происходит переброс выходного триггера, а установка его в исходное

15 состо ние происходит в течение периода сравниваемых сигналов, по приходу установочных импульсов.

Цель изобретени  - повышение помехоустойчивости устройства.

20 Поставленна  цель достигаетс  тем, что в устройство дл  сравнени  фаз двух электрических величин, содержащее первый и второй формирователи электрических величин, на входы которых подаютс  сравниваемые величины, а выходы подключены соответственно ко входам S и R первого R-S триггера , выход О которого подключен к одному из входов первого элемента 30 2И-НЕ, выход О подключен к одному иэ

входов второго элемента 2И-НЕ, а выходы первого и второго элементов 2И-НК подключены соответственно ко входам S и R второго R-S триггера , выходы которого  вл ютс  выходом устройства дополнительно введены третий TI-S триггер и два инвертора , причем ВХОДЫ первого и второго инверторов подключены соответственно .к выходам первого и второго формиро-, вателей, а выходы подключены ко входам S и R третьего R-S триггера , выходы Q и 5 которого подключены соответственно к другим входам первого и второго элементов 2И-НЕ.

На фиг. i приведена функциональна  схема устройства; на фиг. 2 диаграммы а и б, по сн кндие его работу . . Устройство содержит два формировател  i и 2, которые предназначены дл  получени  пр моугольных импульсов со скважностью 2 из входных синусоидальных сигналов, два инвертора 3 и 4, которые предназначены дл  инвертировани  сигнала, поступающего с формирователей 1 и 2, три IL-S триггера 5, 6 и 7, первый из которых 5 измен ет свое состо ние в зависимости от импульсов, поступающи с формирователей 1 и 2, второй 6 - в зависимости от импульсов, поступающих с логических элементов 2И-НЕ 8 и 9, на входы которых подаютс  сигналы с первого 5 и третьего 7 R-S триггеров , а третий R-S триггер 7 измен ет свое состо ние в зависимости от импульсов, поступающих с двух инверторов 3 и 4.

На фиг. 2 а рассмотрен режим работы устройства, когда синусоидальна  величина Е опережает по фазе; величину E,j/ а на фиг. 2 б - когда Е отстает по фазе относительно EQ. При этом на фиг. 2 а и 2 б обозначены сигналы с выходов элементов: а - формировател  1, б - формировател  2, в Q триггера 5, г - Q триггера 5, д инвертора 3, Ж - инвертора 4, з - 9 триггера 7, и - Q триггера 7, к элемента 2И - НЕ 8, л - элемента 2ИНЕ 9, м - 9 триггера 6, н - Q триггера б.

В первом режиме работы (фиг. 2а) на выходе триггера 5 имеют место импульсы со скважностью 2, которые представл ют собой инвертированный сигнал по входу S а на выходе О- импульсы , обусловленные разностью по времени задних фронтов входных сигналов . {а,б). На выходе О триггера 7 также имеют место импульсы, которые представл ют собой инвертированный сигнсш по входу S, а на выходе Q - импульсы, обусловленные разностью по времени передних фронтов импульсов (а, б), поступающих с формирователей и 2 на инверторы 3 и 4.

На выходе элемента 2И-НЕ 8 присутствует посто нно сигнал 1, так как на его входы поступают взаимно инвертированные импульсы(в,з). На вход элемента 2И-НЕ 9 поступают сигналы(г, и} с выходов Q триггеров 5 и 7. При этом на выходе элемента 2И-НЕ 9 имеют место импульсы (л)с частотой повторени  два .раза в период . Сигналы с элементов 8 и 9(к, л) поступают на входы триггера -6, при этом по входу S имеет место сигнал 1, по входу R - установочные импульсы с двойной частотой повторени ,. на выходе О - 0(мУ, на выходе Q 111 U /„ . - .

А vH ;,

Во втором режиме работы(фиг. 2 б) когда Е отстает по фазе .относительно Eg, на выходе элемента 8 имеют место импульсы с двойной частотой(к), на выходе элемента 9 имеет место сигнал

1 ( При этом на выходе Q триггера 6 присутствует сигнал 1(м1 а на выходе Q - 0(н).

Таким образом, в зависимости от соотношени  фаз входных сигналов выходной триггер 6 устанавливаетс  в одно из двух устойчивых .состо ний (1) ИЛИ (О), а установочные импульсы по входам поступают два раза за период.

Выходы второго R - S триггера 6

 вл ютс  выходом устройства. Быстродействие устройства составл ет полпериода подводимых частот.

Использование предлагаемого устройства в качестве реагирующего элемента в быстродействующих устройствах релейной защиты и автоматики, позвол ет повысить помехоустойчивость устройств , что  вл етс  важным факт.ором в работе энергосистем и потребителей

электроэнергии.

Claims (1)

1. Формула изобретени 

   Устройство-дл  сравнени  фаз двух электрических величин, содержащее первый и второй формирователи электрических величин, на входы которых подаютс  сравниваемые величины, а

   выходы подключены соответственно ко входам S и R первого R-S триггера, выход q которого подключен к одному из входов первого элемента 2И-НЕ, а выход подключен к одному иэ -входов второго элемента 2И-НЕ, а выходы первого и второго элементов 2И-НЕ подключены соответственно ко входам S и R второго R-S триггера, выходы которого  вл ютс  выходом устройства, отличающеес  тем, что,

   с целью повышени  помехоустойчивости, дополнительно введены третий R-S триггер и два инвертора, причем входы первого и второго инверторов подключены соответственно к выходги1Л первого и второго формирователей, а