SU786741A1 - Запоминающий элемент - Google Patents

Abstract

ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ, содержащий регистр сдвига иа основе приборов с переносом зар да с двум  тактовыми шинами и выходной транзистор, сток которого соединен со входом регистра сдвига, отличающийс  тем, что, с целью повышени  скорости перезаписи информации, введены ключевой, зар дный и разр дный транзисторы , причем ключевой транзистор включен в цепь первой тактовой шины, исток зар дного траизистора соединен со стоком разр дного и затвором ключевого транзисторов, а затвор и сток зар дного транзистора подсоединены ко второй тактовой шине. (Л 00 Од sj 4

Description

Изобретение относитс  к области икроэлектроники и может быть использовано при построении интегральных схем запоминающих устройств с фазомпульсным представлением информации.

Известны запоминающие элементы, содержащие регистр сдвига с переноом зар да, к выходу которого присоеинен инвертор.

Недостатком таких устройств  вл тс  ограниченное врем  хранени  нформации.

Известен также запоминающий элемент , содержащий регистр сдвига на основе приборов с переносом зар да с вум  тактовыми шинами и выходной транзистор, сток которого соединен со входом регистра сдвига.

Данное устройство  вл етс  ближайшим к изобретению по технической сущности и достигаемому результату.

Его недостаток заключаетс  в том, что оно не позвол ет оперативно измен ть хранимую информацию, так как дл  перезаписи информации требуетс  предварительное обнуление запоминающего элемента, дл  чего необходимо, по крайней мере, число периодов управл ющего направлени , равное количеству разр дов регистра сдвига, и предварительное формирование фазоимпульсного кода записываемого числа.

Целью изобретени   вл етс  повьш1екие скорости перезаписи информации.

Указанна  цель достигаетс  тем, что в запоминающий элемент, содержащий регистр сдвига на основе приборов с переносом зар да с двум  тактовыми пшнами и выходной транзистор, сток которого соединен со входом регистра сдвига, введены ключевой зар дный и разр дный транзисторы, причем ключевой транзистор включен в цепь первой тактовой шины, исток зар дного соединен со стоком разр дного и затвором ключевого транзистора, а затвор и сток зар дного транзистора подсоединены ко второй тактовой шине.

На фиг, 1 представлена блок-схема предлагаемого запоминающего элемента; на фиг. 2 - формы первых, вторых тактовых импульсов, сигнала записи инФорма1щи и импульсного напр жени . Запоь«наю1щ й элемент содержит регистр сдвига с переносом зар да 1 (например на пожарных цепочках), выходной транзистор 2, ключевой 3, зар дный 4 и разр дный 5 транзисторы.

шины первых 6 и вторых 7 тактовых импульсов, затвор 8, подсоединенный к источнику импульсного напр жени , шину записи информации 9.

Работу устройства рассмотрим на примере дес тичного фазо-импульсного запоминающего элемента, регистр сдвига которого содержит п ть разр дов.

На тактовые шины 6 и -7 поданы соответственно первые и вторые тактовы импульсы (фиг. 2).

Источник импульсного напр жени , с которым соединен затвор 8 разр дного транзистора 5, формирует импульсы , расположенные между вторыми и первыми тактовыми импульсами. На шину записи информации подаетс  отрицательньй потенциал (фиг.2).

Первые тактовые импульсы поступают на управл ющие электроды регистра сдвига через ключевой транзистор, затвор которого предварительно зар жен до отпирающего потенщ1ала через зар дный транзистор 4. При этом в регистре циркулирует последовательность серий из п ти нулей и п ти единиц. Временной сдвиг (фаза) начала серий единиц несет информацию о фазр-импульсном представлении дес тичного числа,

Дл  изменени  записанного в запоминающем элементе числа на единицу, на шину записи информации 9 подаетс  нулевой потенциал (фиг. 2) в тот момент, когда затвор 8 разр дного транзистора 5 находитс  под отпирающим потенциалом (фиг. 2). При этом затвор ключевого транзистора 3 через открьп ый разр дный транзистор 5 разр жаетс  до нулевого потенциала и ключевой транзистор 3 запираетс , что вызывает пропадание очередного импульса первьк тактовых импульсов, поступак цих на управл ющие электроды регистра сдвига. При этом не происходит сдвига информации в регистре сдвига и увеличиваетс  временной сдвиг (фаза) записанного числа на один такт, что соответствует увеличению дес тичного числа на единицу. При изменении дес тичного числа на N единиц, необходимо на шину записи информации 9 подавать нулевой потенциал в течение N тактов.

Таким образом, введение ключевого зар жающ|его и разр жающего транзисторов повьшйет скорость перезаписи информации в запоминакнцем элементе.

а также позвол ет производить суммирование чисел, записанных в фазо-импульсном коде.

Использование предлагаемого запоминающего элемента в устройствах с

фазо-импульсным представлением информации позвол ет повьюить скорость обработки информации в 2-10 раз, значительно упростить структурную схему построени  этих-устройств.

Claims (1)

1. ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ, содержащий регистр сдвига на основе прибо- ров с переносом заряда с двумя тактовыми шинами и выходной транзистор, сток которого соединен со входом регистра сдвига, отличающийся тем, что, с целью повышения скорости перезаписи информации, введены ключевой, зарядный и разрядный транзисторы, причем ключевой транзистор включен в цепь первой тактовой шины, исток зарядного транзистора соединен со стоком разрядного и затвором ключевого транзисторов, а затвор и сток зарядного транзистора подсоединены ко второй тактовой шине.