SU783856A2 - Устройство дл контрол посто нных блоков пам ти - Google Patents

Устройство дл контрол посто нных блоков пам ти Download PDF

Info

Publication number
SU783856A2
SU783856A2 SU792728588A SU2728588A SU783856A2 SU 783856 A2 SU783856 A2 SU 783856A2 SU 792728588 A SU792728588 A SU 792728588A SU 2728588 A SU2728588 A SU 2728588A SU 783856 A2 SU783856 A2 SU 783856A2
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
inputs
elements
storage unit
testing device
Prior art date
Application number
SU792728588A
Other languages
English (en)
Inventor
Валерий Михайлович Матанов
Владимир Никифорович Каминский
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU792728588A priority Critical patent/SU783856A2/ru
Application granted granted Critical
Publication of SU783856A2 publication Critical patent/SU783856A2/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Изобретение относитс  к области з поминающих устройств. Известно устройство дл  контрол  посто нных блоков пам ти по авт.св 607282, содержащее генератор иМпульсов ,блок сравнени , входы которо го полключены соответственно к выходу эталонного блока, пам ти и выходам устройства,, элементы 2И-ИЛИ и счетчик, вход которого подключен к выходу генератора импульсов, а выхо ды соединены соответственно со входа ми элементов 2И-ИЛИ, выходы которых подключены соответственно ко входам этсшонного блока пам ти и выходам устройства. Недостатком этого устройства  вл  етс  невысокое быстродействие устройства , обусловленное длительным временем контрол . Целью изобретени   вл етс  повышение быстродействи  устройства. Поставленна  цель достигаетс  тем что устройство содержит элементы И, элемент задержки и группу элементов И, причем информационные входы элементов И группы соединены с одним из выходов счетчика, управл ющие входы с выходом элемента задержки, вход которого подключен к выходу элемента И, входы элемента И и выходы элементов И группы соединены соответственно с другими выходами и одним из входов счетчика. На чертеже представлена блок-схема предлагаемого устройства. Устройство содержит генератор 1 импульсов, (2п+1)-разр дный рчетчик 2 (где П-логарифм по основанию два числа адресов), имеющий нулевой 3 и единичный 4 выходы нулевого разр да, выходы 5 П младших разр дов и выходы 6 П старших разр дов. Устройство также содержит элементы 7 2И-ИЛИ, имеющие входы 8-11 и выходы 12, эталонный блок 13 пам ти, имеющий вход 14, блок 15 сравнени ,блок 16 индикации, провер ющий блок 17 пам ти, имеющий вход 18, элемент 19 И,элемент 20 задержки и группу элементов 21 И. Информационные входы элементов 21 И соединены с выходами 5 счетчика 2, управл ющие входы - с выходом элемента 20 задержки, вход которого подключен к выходу элемента 19 И, входы элемента 19 И и выходы элементов 21 И соединены соответственно с выходами 4 и входами 22 счетчика 2. Устройство работает следующим образом .

Claims (1)

  1. Формула изобретения Устройство для контроля постоянных блоков памяти по авт.св. №607282, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит элемент И, элемент задержки и группу элементов И, причем информационные входы элементов И группы соединены с одним из выходов счетчика, управляющие входы с выходом элемента задержки, вход которого подключен к выходу элемен'та И, входы элемента И и выходы
SU792728588A 1979-02-22 1979-02-22 Устройство дл контрол посто нных блоков пам ти SU783856A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792728588A SU783856A2 (ru) 1979-02-22 1979-02-22 Устройство дл контрол посто нных блоков пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792728588A SU783856A2 (ru) 1979-02-22 1979-02-22 Устройство дл контрол посто нных блоков пам ти

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU607282 Addition

Publications (1)

Publication Number Publication Date
SU783856A2 true SU783856A2 (ru) 1980-11-30

Family

ID=20811784

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792728588A SU783856A2 (ru) 1979-02-22 1979-02-22 Устройство дл контрол посто нных блоков пам ти

Country Status (1)

Country Link
SU (1) SU783856A2 (ru)

Similar Documents

Publication Publication Date Title
SU783856A2 (ru) Устройство дл контрол посто нных блоков пам ти
SU1767696A1 (ru) Устройство задержки
SU665303A1 (ru) Устройство дл перебора сочетаний
SU822287A1 (ru) Буферное запоминающее устройство
SU924696A1 (ru) Преобразователь последовательного кода в параллельный
SU1370754A1 (ru) Устройство дл контрол импульсов
SU1365358A1 (ru) Устройство дл контрол кода " @ из @
SU372656A1 (ru) Генератор прямоугольных импульсов
SU1674270A2 (ru) Устройство дл контрол блоков пам ти
SU896759A1 (ru) Формирователь импульсов
SU1363214A1 (ru) Устройство дл формировани остатка по произвольному модулю от числа
SU830250A1 (ru) Устройство допускового контрол чАСТОТы
SU425174A1 (ru) Блок определения интервала
SU1238165A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU1367143A1 (ru) Устройство задержки пр моугольных импульсов
SU1686463A1 (ru) Устройство дл поиска информации
SU1026117A1 (ru) Устройство дл измерени временных интервалов
SU1061054A1 (ru) Устройство дл автоматического выбора предела измерени
SU1667270A1 (ru) Устройство дл имитации дроблений сигналов
SU970366A1 (ru) Микропрограммное устройство управлени
SU746885A1 (ru) Умножитель частоты
SU1188846A1 (ru) Умножитель частоты следовани импульсов
SU1035789A1 (ru) Устройство дл линеаризации характеристик частотных датчиков
SU1182640A1 (ru) Генератор импульсного процесса дл управлени электродинамическим ударным стендом
SU628630A1 (ru) Анализатор рекурентного сигнала фазового пуска