SU783824A2 - Устройство дл передачи сигналов приращений с предсказанием - Google Patents

Устройство дл передачи сигналов приращений с предсказанием Download PDF

Info

Publication number
SU783824A2
SU783824A2 SU782626596A SU2626596A SU783824A2 SU 783824 A2 SU783824 A2 SU 783824A2 SU 782626596 A SU782626596 A SU 782626596A SU 2626596 A SU2626596 A SU 2626596A SU 783824 A2 SU783824 A2 SU 783824A2
Authority
SU
USSR - Soviet Union
Prior art keywords
signal
output
adder
prediction
analyzer
Prior art date
Application number
SU782626596A
Other languages
English (en)
Inventor
Риза Таджиевич Сафаров
Сергей Георгиевич Кудряков
Original Assignee
Военный Инженерный Краснознаменный Институт Имени А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Имени А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Имени А.Ф.Можайского
Priority to SU782626596A priority Critical patent/SU783824A2/ru
Application granted granted Critical
Publication of SU783824A2 publication Critical patent/SU783824A2/ru

Links

Landscapes

  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

. Изобретение относитс  к системам передачи сигналов, к импульсной технике . Оно может быть использовано дл  передачи измерительной информации и в системах цифровой св зи. Изобретение  вл етс  дополнительным к устройству дл  передачи сигналов приращений с предсказанием, по основному авт. св. № 705496, содержащему генератор синхроимпульсов, пер вый выход которого подключен к управл ющим входам реверсивного счетчика, матричного к омму та то ра, сумматора, анализатора знака и аналого-цифрового преобразовател , вход которого соедийен с входом устройства, выходы сумма . тора и аналого-цифрового преобразовател  соединены с входами анализатора знйка, выходы которого, кроме, нулевого , соединены с соответствующими входгили матричного, коммутатора и входами формировател  сигналов, йыходом подключенного к выходу устройства, выход анализатора знака через логический пе реключатель соединены с входами реверсивного счетчика, выходы которого соединены с соответствующими входами матричного коммутатора, выходы матрич ного коммутатора срединены с входами сумматора, селектор, входы которого соединены с нулевым выходом анализатора знака, вторым выходом генератора синхроимпульсов и дополнительным выходом логического переключател , выход селектора соединен с дополнительным входом матричного коммутатора 1. Ванализаторе знака сравниваютс  преобразованный в цифровую форму входной сигнал, получаемый на выходе сумматора в результате обработки сигналов разности + , - и О, вырабатываемых .в анализаторе знака. Сигнал на выходе сумматора представл ет собой предсказываемое значение сигнала оценки. При этом каждое последующее значение посылок разностного сигнала одного знака увеличиваетс  по заданному закону до того момента времени, когда сигнал на выходе сумматора станет больше (меньше) сигнала на выходе аналого-цифрового преобразовател . После этого момента значени  посылок уменьшают. Предсказание осуществл етс  при помощи П0СЫЛКИ, первой, после нулевой, выделенной в селекторе, и начинаетс  с момента, когда входной сигнал получил приращение. Особенностью устройства  вл етс  то, что оно эффективно отрабатывает изменение сигнала с минимальной по сравнению с существующими аналогами ошибкой. Однако на сигналы, преобразуемые с помощью устройства, накладываетс  ограничение , которое выражаетс  в том, что Сигнал, получивший приращение пре полагаетс  неизменным пока устройство не отработает это приращение. Частота сравнени  выбираетс  из услови  fsJ:(2eo9i H-2)f. где f,j - частота дискретизации по вре 6 мени, выбираетс  на основе априорных сведений о частотном спектре передаваемого си нала; Н - квантованное значение приращени  (выражение в скобках представл ет собой максималь ное количество посылок, требующихс  дл  передачи приращени  амплитудой Н). Недостатком основного изобретени   вл етс  ограничение частотного спект ра передаваемого сигнала. Целью изобретени   вл етс  расширение частотного диапазона передавае мых сигналов за счет устранени  ограничени , указанного дл  основного изо бретени . Указанна  цель достигаетс  введением регистра пам ти, один вход ипервые выходы которого подключены сортветственно к нулевому выходу и к дополнительным входам анализатора знака, вторые входы регистра пам ти соединены с дополнительньзми выходами cyMMaTOt a. В регистре пам ти предсказанное значение сигнала запоминаетс  на врем с с задержкой относительно предсказанного значени  сигнала, формируемого в сумматоре (1 г- ) . На вы ходе регистра пам ти формируетс  сигнал , равный сигналу оценки, восстанав ливаемому из посылок S (tj). Между сумматором и регистром пам ти предумотрен пр мой и обратный обмен . Запоминающее устройство обеспечивает запоминайие сигналов, поступающих из сумматора, а также выдают запомненные значени  обратно в сумматор при формировании в анализаторе знака посылки О. Поставленна  цель может быть достигнута, если в устройствр ввести адаптивный декодер, который вы полн л задачу, врсстановлени  переда1 нрго сообщени  из посылок S (tj ) . существенно усложн ет устройст во й врёзуль атё так6е устройство бу дет сложнее и менее эффективно по сравнению с предлагаемым. Г тактовые моменты времени tj в ан ализаторе знака сравниваютс  предсказанное. значени Л (t|), формируемое в сумматоре, сиг нал, полученный на выходе запоминающе го устройства 1ц (tj), с цифровым сиг налом, поступающим из аналого-цифрово го преобразовател  ц (к )- результате сравнени  вырабатываютс  сигнал +, если сигнал V (t,,)/ u,(t3) (t) i(t) И сигнал О, если 4.{t;) %(Ч) (услови  работы представлены дл  случа  отработки положительного приращени  входного сигнала , при обработке отрицательного приращени  знаки неравенств измен ютс  на противоположные) Если u,(tj) V(4) V4) то вырабатываетс  сигнал - и далее устройство работает аналогично прототипу . На фиг . 1 дана блок-схема, предлагаемого устройства; на фиг. 2 - отработка устройством изменени  сигнала. Устройство состоит из генератора синхроимпульсов 1, аналого-цифрового преобразовател  2, анализатора знака 3, формировател  сигналов 4, сумматора 5, логического переключател  б, матричного коммутатора 7, реверсивного счетчика 8, селектора 9, регистра пам ти 10.. Устройство работает следующим образом . Аналогичный .сигнал Я( t) поступает в аналого-цифровой преобразователь 2, где он квантуетс  по времени и преоб разуетс  в параллельный двоичный код (сигналXi( t)j). Сигнал )(ц{ t) поступает в анализатор знака 3 где сравниваетс  с предсказанным значением сигнала оценки ( tj) и сигналом оценки i( t ) црступаюотм соответственно из сумматрра 5 и регистра пам ти 1Q, В результате сравнени  вырабатываютс  осылки , - или О, которые управл ют работой логического переключател  б . Посылки + и - поступают также в формирователь сигналов 4, а посылка О поступает в селектор 9. С помощью реверсивного счетчика 8 и матричного коммутатора 7 формируютс  значени  сум1мируемых в сумматоре 5 посылок. На фиг. 2 показаны сигнал (t) и сигналы I-IV, срответствукнцие: коду на выходе сумматора 510, коду на выходе регистра пам ти 10 (i I ) , сигналу оценки Д(11Г), сигналу оценки прототипа Д . (IV), заштрихованна  область это то уменьшение ошибки, которое дает предлагаемое устройство по сравнению с прототипом. На фиг. 2 показана отработка устройством изменени  сигнала. Сигнал оценки нарастает до момента времени t , когда .),,
в этот момент времен формируетс  посылка О, а в момент времени tj + +|1из регистра пам ти 10 в сумматор 5 перевоодтс - запомненное значение соответствующее сигналу оценки Яу . Далее начинаетс  новый цикл работы устройства.

Claims (1)

1.Авторское свидетельство СССР 705496, кл. G 08 С 19/28, 12.10.77,
1
Л ft)
0 III I I l
SU782626596A 1978-06-08 1978-06-08 Устройство дл передачи сигналов приращений с предсказанием SU783824A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782626596A SU783824A2 (ru) 1978-06-08 1978-06-08 Устройство дл передачи сигналов приращений с предсказанием

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782626596A SU783824A2 (ru) 1978-06-08 1978-06-08 Устройство дл передачи сигналов приращений с предсказанием

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU705496 Addition

Publications (1)

Publication Number Publication Date
SU783824A2 true SU783824A2 (ru) 1980-11-30

Family

ID=20769318

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782626596A SU783824A2 (ru) 1978-06-08 1978-06-08 Устройство дл передачи сигналов приращений с предсказанием

Country Status (1)

Country Link
SU (1) SU783824A2 (ru)

Similar Documents

Publication Publication Date Title
GB1601683A (en) Frequency measuring circuit in a passive radar receiver
SU783824A2 (ru) Устройство дл передачи сигналов приращений с предсказанием
US3277462A (en) Parallel-parallel encoding system
US3990071A (en) Data transmission system using frequency permutation codes
US5920496A (en) High speed correlator using up/down counter
US3813601A (en) Digital transmission system
SU1129732A1 (ru) Дельта-модул тор
SU1242831A1 (ru) Цифровой акселерометр
SU922724A1 (ru) Преобразователь N-разр дного параллельного кода в последовательный и обратно
SU955163A1 (ru) Устройство дл передачи сигналов приращений
RU2019030C1 (ru) Устройство преобразования напряжения в код
SU851394A1 (ru) Преобразователь двоичного кода вдВОичНО-дЕС ТичНый
SU1411972A1 (ru) Способ многоканального аналого-цифрового преобразовани сигналов и устройство дл его осуществлени
SU1023651A1 (ru) Стробоскопический аналого-цифровой преобразователь
SU652567A1 (ru) Коррел тор
SU1376106A1 (ru) Аналого-цифровое интегрирующее устройство
SU1691765A1 (ru) Устройство дл определени частоты гармонического сигнала
SU1513483A1 (ru) Устройство дл центрировани изображени
SU1741270A1 (ru) Преобразователь кода системы счислени с одним основанием в код системы счислени с другим основанием
JPS5731239A (en) Decoder
SU1575314A1 (ru) Устройство дл формировани маски
SU1078422A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU565309A1 (ru) Накапливающий регистр
JPS5921222B2 (ja) アナログ・デジタル変換器
SU1238056A1 (ru) Устройство дл сравнени @ -разр дных двоичных чисел