SU1078422A1 - Преобразователь двоичного кода в двоично-дес тичный - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧ№1Й, содержащий регистр двоичного числа, шифратор, распределитель импульсов, состо щий из последовательно соединенных элементов управл емой задержки, группы элементов И, группу из (п- 1)-го элемента ИЛИ, где п- число групп элементов И, двоично-дес тичный сумматор , входы которого соединены с соответствующими выходами шифратора, входы которого соединены с выходгиии элементов ,И групп.- первые входы эле .ментов И j-й группы (:j 2-п) соединены с ( j-l)-M выходом распределител  импульсов, тактовый вход которого  вл етс  входом пуска преобразовател  и соединен с первыми входами элементов И первой группы, выходы группы тех разр дов регистра двоичного числа, значени  весов которых не содержат единиц в одноименных разр дах, соединены с вторыми входами элементов И соответствующей группы, а выходы j-й группы.разр дов регистра двоичного числа соединены с входами ( j-l)-ro элемента ИЛИ группы, входы регистра двоичного числа и выходы двоичного сумматора  вл ютс  соответственно информационными входами и выходами преобразовател , управл ющий выход которого  вл етс  выходом старшего разр да распределител  импульсов, отли (Л чающийс  тем, что, с целью повышени  его быстродействи ., введен элемент ИЛИ, входы которого соединены с выходами первой группы разр дов регистра двоичного числа, а выход элемента ИЛИ соединен с управ л ющим входом первого элемента управ- л емой задержки распределител  импульсов, вход j-ro элемента управл емой задержки которого соединен с выходом ( j-l)-ro элемента ИЛИ группы.

Description

Изобретение относитс  к автомати ке и вычислительной технике и может быть использовано при построении преобразователей кодов. Известен преобразователь двоично го кода в двоично-дес тичный, содер жащий регистр двоичного числа, распределитель импульсов, шифратор, двоично дес тичный суиматор, элемен И, первый вход каждого из которых соединен с соответствующим выходом регистра двоичного числа, а выход с соответствугадим входом шифратора, выходы которого соединены с входами двоично-дес тичного сумматора,кроме того, в нем элементы И, первые входы которых соединены с теми разр дами регистра двоичного числа} двоичнодес тичные эквиваленты которых не имеют единиц в одних и тех же разр  дах двоично-дес тичного числа, объе динены в группы, причем вторые вход элементов ка счой группы соединены с соответствугацими выходамл распределител  импульсов СЦ. Недостаток известного преобразов тел  - низкое быстродействие, св занное с тем, что количество тактрв опроса посто нно и не зависит от преобразуелмого числа, так как распределитель импульсов генерирует по следовательность импульсов с интервалами времени, рассчитанными на максимально возможное преобразуемое число. Наиболее близким к предлагаемому  вл етс  преобразователь двоичного кода в двоично-дес тичный, содержащий регистр двоичного числа, шифра тор ., двоично-дес тичный сумматор, входы которого соединены с соответствугадими выходами шифратора, распределитель импульсов группы элементов И,- выходы которых соединены с со .ответствующими входами шифратора, первые, входы элементов И каткдой груп пы соединены с соответствующими выходами распределител  импульсов, а вторые входы элементов И каждой группы соединены с выходами тех разр дов регистра двоичного числа, значение весов которых не содержит . единиц в одних, и тех же разр дах, и группу из (n-i)-x элементов ИЛИ, где h-число групп элементов И, i cпределитель импул1зсов содержи т пб;следовательно соединённые генератор ОДИНОЧНЫХ импульсов, (п-1)й блок управл емой задержки нэлейент задержки , выход которого  вл етс  последним выходом распределител  импульсов , входы i-ro (, 2, . .. ,(V-1) элемента ИЛИ соединены с вторыми входами И (1-Ы.)-й группы, а выход i-ro элемента ИЛИ соединен с управл ющим входом 1-го блока управл емой задержки С2. Недостаток данного преобразовател  состоит в относительно низком быстродействии,что св зано с отсутствием анализа нулевого содержимого первой группы разр дов входного кода, т.е. дл  р да кодов (а именно дл  всех кодов, не имеющих единиц в первой группе) добавочный такт  вл етс  лишним, неоправданно задерживак цим преобразование. Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  тем, что в преобразователь двоичного кода в двоично-дес тичный, содержащий регистр двоичного числа, шифратор , распределитель импульсов, состо щий из последовательно соедииенных элементов управл емой задержки группы элементов И, группы из (п-1)-го элемента иЛи, где п-число групп элементов И, двоично-дес тичный сумматор, входы которого соед1Гнены с соответс.твуюцими выходами шифратора входы которого соединены с выходами .элементов И групп, пepвыq входы элементов И j-й группы () соединены с (j-l)-M выходом распределител  импульсов,тактовый вход которого  вл етс  входом пуска преобразовател  и соединен с первыми входами элементов И первой группы, выходы группы тех разр дов регистра двоич:ного числа, значени  весов которых не содержат единиц в одноименных разр дах,, соединены с вторыми входами элементов И соответствуюгг1 ,ей группы, а выходы j-й группы разр дов двоичного- числа соединены с входами (j-l)-ro элемента ИЛИ группы, входы регистра двоичного числа и выхоцк двоично-дес тичного сумматора  вл ютс  соответствейно информационными входами и выходами преобразовател , управл ющий выход которого  вл етс  выходом старшего разр да распределител  импульсов, дополнительно введен элемент ИЛИ, входы которого соединены с выходами первой группы разр дов регистра двоичного числа, а выход элемента ИЛИ соединен с управл ющим входом первого элемента управл емой задержки распределител  импульсов, вход j-ro элемента управл емой задержки которого соединен с выходом (j-l)-ro элемента ИЛИ группы. На чертеже приведена блок-схема предлагаемого устройства. Устройство содержит распределитель 1 импульсов, группы элементов И 2, регистр 3 двоичного числа, двоично-дес тичный сумматор 4; группу элементов ИЛИ 5 элементы б управл емой задержки распределител  импульсов 1,, шифратор 7, вход.

8 пуска преобразовани , управл ющий выход 9 преобразовател , элемент ИЛИ 10.

Преобразователь работает следукхцим образом.

Преобразователь запускаетс  подачей импульса на вход В. В это врем  на входы элемента ИЛИ 10 воздействуете выходы первой группы двоичных разр дов так, что в случа отсутстви  значащих единиц в первой группе на выходе первого элемента ИЛИ 10 будет сигнал логического нул ; Элемент 6 управл емой задержки работает таким образом, что при воздействии логического нул  импульс проходит с входа на выход элемента 6 без задержки. Поэтому при4отсутствии значащих единиц в опрашиваемой группе происходит мгновенный переход к опрос следующей группы. Далее также импульс без задержки проходит через группы разр дов, в которых информаци  нулева  до тех пор,пока не будет опрошена та .группа, где есть хот  бы один значащий дйоичный разр д. При этом на выходе соответствующего элемента ИЛИ 5 группы

будет логическа  единица, воздействие которой на вход управлени  соответствующего элемента 6 управл емой задержки 6 вызывает задержку импульса на выходе элемента 6 на врем , достаточное дл  суммировани  в сумматоре 4, После суммировани  всех разр дов (по группам) на выходе 9 последнего элемента 6 возникает импульс конца преобразовани .

Таким образом, в предлагаемом устройстве число тактов преобразовани  всегда равно числу групп, содержащих значащие двоичные разр ды.

5 Врем  преобразовани  t предлагаемого устройства равно

tn2 К V ,

где К - число групп двоичных разр дов , в которых есть значащие едини0 ЦЬ1 (К fv) . Например, в случае нулевого кода готовность результата преобразовани  практически мгновенна . В предлагаемом устройстве врем  преобразовани  меньше или равно

5 времени преобразовани  того же кода в известном. Выигрыш быстродействи  имеет место при кодовых комбинаци х с нул ми в первой группе двоичных разр дов.

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО—ДЕСЯТИЧНЫЙ, содержащий регистр двоичного числа, шифратор, распределитель импульсов, состоящий из последовательно соединенных элементов управляемой задержки, группы элементов И, группу из (п- 1)-го элемента ИЛИ, где п- число групп элементов И, двоично-десятичный сумматор, входы которого соединены с соответствующими выходами шифратора, входы которого соединены с выходами элементов .И групп,- первые входы элементов И j-й группы ( j= 2-η) соединены с ( j-1)-m выходом распределителя импульсов, тактовый вход которого является входом пуска преобразователя и соединен с первыми входами элементов И первой группы, выходы группы тех разрядов регистра двоичного числа, значения весов которых не содержат единиц в одноименных разрядах, соединены с вторыми входами элементов И соответствующей группы, а выходы j-й группы.разрядов регистра двоичного числа соединены с входами ( ]-1)-го элемента ИЛИ группы, входы регистра двоичного числа и выходы двоичного сумматора являются соответственно информационными входами и выходами преобразователя, управляющий выход которого _Λ является выходом старшего разряда § распределителя импульсов, отличающийся тем, что, с целью повышения его быстродействия., введен элемент ИЛИ, входы которого соединены с выходами первой группы разрядов регистра двоичного числа, а выход элемента ИЛИ соединен с управляющим входом первого элемента управ ляемой задержки распределителя импульсов, вход j-ro элемента управляемой задержки которого соединен с ^выходом ( j-l)-ro элемента ИЛИ группы.

   SU „.,1078422