SU1691765A1

SU1691765A1 - Устройство дл определени частоты гармонического сигнала

Info

Publication number: SU1691765A1
Application number: SU884372958A
Authority: SU
Inventors: Виктор Ювенальевич Беляев; Анатолий Васильевич Гореликов
Original assignee: Предприятие П/Я А-1178
Priority date: 1988-02-01
Filing date: 1988-02-01
Publication date: 1991-11-15

Abstract

Изобретение относитс к измерительной технике и предназначено дл измерени частоты гармонического сигнала за врем , меньшее периода измер емого сигнала . Цель изобретени - повышение точности определени частоты гармонического сигнала Достигаетс за счет введени в устройство блока 16 выбора максимального значени , масштабного усилитеп 17, блока 18 сравнени двух чисел, блока 7 запрета, блоков 13,14,15 определени абсолютной величины и образовани новых функциональных св зей. Устройство, кроме того, содержит аналого-цифровой преобразователь 1, регистры 2,3,4 пам ти, сумматор 5, де тель 6, цифроаналоговый преобразователь 8, функциональный преобразователь 9, генератор 10 импульсов и блоки 11 12 задер жки 1 ил.

Description

Изобретение относитс к измерительной технике и предназначено дл измерени частоты гармонического сигнала за врем , еньшее периода измер емого сигнала

Целью изобретени вл етс повышение точности определени частоты гармонического сигнала.

На чертеже представлена функциональна схема устройства дл определени частоты гармонического сигнала

Устройство содержит последовательно соединенные аналого-цифровой преобразователь 1, регистры 2 3 и 4 пам ти, а также сумматор 5, делитель 6, блок 7 запрета, цифроаналоговый преобразователь 8 функциональный преобразователь 9 и последовательно соединенные генератор 10 импульсов и первый и второй блоки 11 и 12 задержки, блоки 13, 14, 15 определени абсолютной величины, блок 16 выбора максимального значени , масштабный усилитель

17и блок 18 сравнени двух чисел, выход которого соединен со вторим входом блока 7 запрета, при этом выход генератора 10 импульсов соединен с управл ющими входами аналого-цифрового преобразовател 1 и тоетьего регистра 4, выходы первого и второго блоков 11 и 12 задержки соединены соответственно с управл ющими входами регистров 3 v 2, выходы первого и третьего блоков 13 и 15 определени абсолютных величин соединены с входами блока 16 выбора максимального значени , а выход вто- рого блока 14 определени абсолютной величины соединен со вторым входом блока

18сравнени двух чисел, первый вход которого соединен через масштабный усипитель 17с выходом блока 16 выбора максимального значени , при этом выход первого регистра 2 пам ти соединен со входом первого блока 13 определени абсолютной величио ю

VJ о ел

ны и первым входом сумматора 5, выход которого через последовательно соединенные делитель 6, блок 7 запрета, цифроаналоговый преобразователь 8 и функциональный преобразователь 9 соединен с выходом устройства, выход второго регистра 3 пам ти соединен со вторым входом делител 6 и входом второго блока 14 определени абсолютной величины, а выход третьего регистра 4 пам ти - со вторым входом сумматора 5 и входом третьего блока 15 определени абсолютной величины.

Блоки 13,14,15 определени абсолютной величины могут быть выполнены в виде N-разр дных повторителей, в которых в выходном сигнале отсутствует знаковый разр д , блоки 5,6,9,17 могут быть выполнены на ПЗУ, блок 18 - на микросхеме типа 530СПТ, блок 7 - на D-триггерах, а блок 16 - на 530КП1.

Устройство дл определени частоты гармонического сигнала работает следующим образом.

На аналоговый вход аналого-цифрового преобразовател 1 поступает контролируемый сигнал. Преобразователь 1 производит преобразование мгновенных значений амплитуды контролируемого сигнала в цифровой код в моменты прихода импульсов с генератора 10. Генератор 10 вырабатывает импульсы с периодом повторени , равным т. Регистры 2,3 и 4 пам ти образуют трехразр дный регистр сдвига, в который записываютс цифровые коды трех мгновенных значений амплитуды контролируемого сигнала , следующих через эталонные интерва- лы времени г . Дл правильного перемещени информации в указанном регистре сдвига используютс блоки 11 и 12 задержки.

Сумматор 5 осуществл ет суммир за- ние чисел, записанных в регистры 2 и 4, з делитель 6 делит эту сумму на число, записанное в регистр 3.

Блоки 13 и 15 определ ют абсолютные величины чисел, записанных в регистры 2 и 4, а блок 16 выбирает максимальное значение им из этих абсолютных величин. Масштабный усилитель 17 формирует на своем

выходе число -гт UM , где д - относи2л: Атт

тельна погрешность измерени амплитуды с помощью преобразовател 1, Af - требуема абсолютна погрешность определени частоты гармонического сигнала. Величины б, Af и т вл ютс посто нными и заданными. Блок 18 сравнивает сформированное усилителем 17 число с абсолютной величиной числа, записанного в

д

Т Ггим- шна

регистр 3. Если LJ21

выходе блока 18 формируетс потенциал, закрывающий блок 7 запрета, т.е. сигнал с

выхода делител 6 не проходит на вход циф- роаналогового преобразовател 8, а на выходе блока 7 запоминаетс цифровой код, полученный на выходе делител 6 при предыдущем процессе измерени часто™. В

0 этом случае блок 7 запрета откроетс при поступлении с генератора 10 на управл ющий вход преобразовател I следующего импульса, когда в регистры 4.3 и 2 будут записаны цифровые коды второго, третьего

5 и четвертого фиксированных мгновенных значений амплитуды контролируемого сигнала .

В случае открытого блока 7 запрета цифровой код результата, полученного на выхо0 де делител 6, преобразуетс с помощью преобразовател в аналоговый сигнал, который обрабатываетс функциональным преобразователем 9 по законуarccos/

5 (х/2).

Таким образом, на выходе функционального преобразовател 9 формируетс сигнал, амплитуда которого равна значению частоты входного гармонического сигнала.

0 Блоки 5-9 и 13-18 представл ют собой вычислитель .

Claims

Формула изобретени Устройство дл определени частоты гармонического сигнала, содержащее по5 следовательно соединенные генератор импульсов , первый и второй блоки задержки, последовательно соединенные аналого- цифровой преобразователь, первый, второй , третий регистры пам ти, сумматоо,

первый вход которого соединен с выходом первого регистра пам ти, второй вход - с выходом третьего регистра пам ти, а выход - с первым входом делител , второй вход которого соединен с выходом второго регист5 ра пам ти, и поспедовательно соединенные цифроаналоговый преобразователь и функциональный преобразователь, причем выход генератора импульсов соединен с управл ющими входами аналого-цифрового

0 преобразовател и третьего регистра пам ти , а выходы первого и второго блокоЕ. задержки соединены с управл ющими входами второго и первого регистров пам ти соответственно, отличающеес тем

5 что, с целью повышени точности определени частоты, в него введены блок B tftopa максимального значени , масштабный усилитель , блок сравнени двух чисел, блок запрета и первый, второй и третий бЬзк опредепени абсолютной ПРЛИЧИНЬ,, входы

которых соединены соответственно с выходами первого, второго и третьего регистров пам ти, входы блока выбора максимального значени соединены с выходами первого и третьего блоков определени абсолютной величины, информационный вход блока запрета соединен с выходом делител , а выход - с входом цифроаналогового

преобразовател , при этом выход второго блока определени абсолютной величины соединен со вторым входом блока сравнени двух чисел, первый вход которого соединен через масштабный усилитель с выходом блока выбора максимального значени , а выход - со вторым входом блока запрета.

Г