SU752171A1 - Способ цифрового измерени аналогового сигнала - Google Patents

Description

Изобретение относится к измерительной технике и может быть использовано в цифровых приборах, измерительных устройствах систем контроля и регулирования.

Известен способ цифрового измерения аналогового сигнала, в котором измеряемый сигнал в первом такте преобразуют в код и полученное значение кода фиксируют в первом регистре, во втором также формируют монотонно возрастающее значение кода, преобразуют этот код в эталонное напряжение, получают из эталонного напряжения кодовое значение, которое заносят во второй регистр, сравнивают значения кодов в первом и втором регистрах между собой и в момент равенства кодов прекращают формирование эталонного напряжения.

Недостаток способа заключается в том, что он не исключает хаотичного изменения кодового эквивалента входного сигнала, зафиксированного в первом регистре и отображаемого на цифровом индикаторе, если величина сигнала близка к граничному уровню смены эталонного сигнала при его переходе от предыдущего уров2 ня к последующему, сигнала, а измерительный прибор их не зафиксирует. Цель изобретения — получение устойчивого отображения измеряемого 5 сигнала при малой длительности цикла измерения.

Указанная цель достигается тем, что в способе цифрового измерения аналогового сигнала, заключающемся в том, что формируют циклически изменяющуюся, а в пределах цикла монотонно возрастающую, кодовую последовательность сигналов, преобразуют эту последовательность в эталонный аналоговый сигнал, сравнивают входной и эталонный аналоговые сигналы, формируют импульс в момент их равенства, фиксируют этим импульсом в приемнике кодовой информации 20 значение кодовой последовательности, вызвавшей равенство входного и эталонного аналоговых сигналов,отображают на цифровом индикаторе зафиксированный код, формируют управляю25 щий сигнал путем логического умножения сигналов циклически изменяющегося младшего разряда кодовой последовательности и младшего разряда зафиксированного кода, преобра30 зуют этот управляющий сигнал в до полнительный аналоговый сигнал, который прибавляют к эталонному сигналу .

На фиг. 1 приведена структурная электрическая схема устройства, реализующая предлагаемый способ; на фиг.2 — временные диаграммы, поясняющие работу устройства.

Устройство содержит формирователь1 кодовой последовательности, преобразователь 2 кодовой последовательности в эталонный аналоговый сигнал, устройство 3 сравнения входного напряжения U_BX и эталонного аналогового сигнала, формирователь 4 импульса, приемник 5 кодовой информации, регистр 6, цифровой индикатор 7, соединенный с регистром 6 для отображения, устройство 8 логического умножения, преобразователь 9, суммирующее устройство 10.

На временной' диаграмме (фиг. 2) обозначено: а - временная развертка младшего разряда кодовой последовательности на выходе формирователя 1; b - соотношение между входным и эталонным напряжениями и значениями кодовой последовательности (малые пульсации во входном напряжении могут привести к тому, что равенство может фиксироваться либо в момент t_t, либо t₂; с - соотношение между входными напряжением и суммой эталонного и дополнительного напряжения d (1), если равенство зафиксировано в момент (младший разряд зафиксиро-.

ванного кода представлен логической 1); е - соотношение между входным напряжением и суммой эталонного и дополнительного напряжения, d (О), ерли входное напряжение превышает уровень η > ьU + и_с?л и равенство зафиксировано в момент (младший разряд зафиксированного кода представлен логическим 0). С помощью формирователя 1, формирующего на своих выводах циклически изменяющуюся, а в пределах цикла монотонно возрастающую, кодовую последовательность сигналов, и преобразователя 2 формируется эталонный, ступенчато изменяющийся аналоговый сигнал (напряжение), перекрывающий весь диапазон изменения входного сигнала, (напряжения). При сравнении в устройстве 3 эталонного и входного сигнала сигнал на выходе устройства 3 появляется в момент времени, когда эталонное напряжение равно входному, т.е. кодовая комбинация на выходе формирователя 1, определившая эталонное напряжение на выходе преобразователя 2 в момент ее равенства входному, и является кодовым эквивалентом последнего. Из выходного сигнала устройства 3 формируют импульс в формирователе 4’и фиксируют эту кодовую комбинацию в регистре б и отображают затем с помощью цифрового индикатора 7. В устройстве 8 формируют путем логического умножения управляющий сигнал, который преобразуют с помощью преобразователя 9 в дополнительный аналоговый сигнал и прибавляют его с помощью суммирующего устройства 10 к эталонному сигналу от преобразователя 2. Диаграммы на фиг.2 поясняют' каким образом достигается устойчивое отображение измеряемой величины без увеличения цикла измерения или введения пауз между циклами. При превышении входным сигналом граничного уровня сумматорного сигнала (фиг.2) в следующем цикле в этот момент уже будет меньший на U_CM уровень, чем и обеспечивается устойчивое отображение измеряемой величины. Длительность цикла выбирается минимально возможной, определяемой только частотными свойствами применяемых элементов, а не длительностью съема информации, т.е. отрезком времени, требуемым для однозначного считывания отображенной информации.

Эффективность способа цифрового измерения аналогового сигнала заключается в том, что значительно снижается утомляемость при считывании информации с цифрового индикатора, сокращается время определения окончания переходных процессов по состоянию цифровых индикаторов, расширяется область применения измерителей, в которых реализован предлагаемый способ, за счет исключения дополнительных колебаний при относительно малом времени измерения.

Claims (2)

1. полнительный ангшоговый сигнал, который прибавл ют к эталонному сиг налу , На фиг. 1 приведена структурна  электрическа  схема устройства, реализующа  предлагаемый способ; на фиг, 2 -- временные диаграммы, по сн ющие работу устройства. Устройство содержит формирователь 1 кодовой последовательности, преобразователь 2 кодовой последовательности в эталонный аналоговый сигнал устройство 3 сравнени  входного напр жени  и эталонного аналогово го сигнала, формирователь 4 импульса , приемник 5 кодовой информации, регистр 6, цифровой индикатор 7, соединенный с регистром б дл  отображени , устройство 8 логического умножени , преобразователь 9, сумми рующее устройство 10. На временной диаграмме (фиг.2) обозначено: а - временна  развертка младшего разр да кодовой последовательности на выходе формировател  1 b - соотношение между входным и эта лонным напр жени ми и значени ми кодовой последовательности (малые пульсации во входном напр жении могу привести к тому, что равенство може фиксироватьс  либо в момент t, либо tg; с - соотношение между вход ными напр жением и суммой эталонног и дополнительного напр жени  d (1 если равенство зафиксировано в момент t (младший разр д зафиксированного кода представлен логической 1); е - соотношение между входнйм напр жением и суммой эталонного и дополнительного напр жени , d (О) если входное напр жение превышает уровень пли + УСДД и равенство зафи сировано в момент tg. (младший разр д зафиксированного кода представлен логическим О). С помощью формировател  1, формирующего на своих выводах циклически измен ющуюс , а в пределах цикла монотонно возрас тающую, кодовую последовательность сигналов, и преобразовател  2 формируетс  эталонный, ступенчато измен  ющийс  аналоговый сигнал (напр жени перекрывающий весь диапазон изменени  входного сигнала, (напр жени ). При сравнении в устройстве 3 эталон ного и входного сигнала сигнал на выходе устройства 3 по вл етс  в момент времени, когда эталонное напр жение равно входному, т.е. кодова комбинаци  на выходе формировател  1 определивша  эталонное напр жение на выходе преобразовател  2 в момент ее равенства входному, и  вл етс  ко довым эквивалентом последнего. Из выходного сигнала устройства 3 формируют импульс в формирователе 4и фиксируют эту кодовую комбинац1|ю в регистре б и отображают затем с помощью цифрового индикатора 7. В устройстве 8 формируют путем логического умножени  управл ющий сигнал, который преобразуют с помощью преобразовател  9 в дополнительный аналоговый сигнал и прибавл ют его с помощью суммирующего устройства 10 к эталонному сигналу от преобразовател 
2. 2. Диаграммы на фиг.2 по сн ют каким образом достигаетс  устойчивое отображение измер емой величины без увеличени  цикла измерени  или введени  пауз между циклами. При превышении входным сигналом граничного уровн  сумматорного сигнала (фиг.2) в следующем цикле в этот момент уже будет меньший на Ucл уровень, чем и обеспечиваетс  устойчивое отображение измер емой величины. Длительность цикла выбираетс  минимально возможной, определ емой только частотными свойствами примен еглах элементов , а не длительностью съема информации, т.е. отрезком времени, требуемым дл  однозначного считывани  отображенной информации. Эффективность способа цифрового измерени  аналогового сигнала заключаетс  в том, что значительно снижаетс  утомл емость при считывании информации с цифрового индикатора, сокращаетс  времл определени  окончани  переходных процессов по состо нию цифровых индикаторов, расшир етс  область применени  измерителей , в которых р)еализован предлагаемый способ, за счет исключени  дополнительных колебаний при относительно малом времени измерени . Формула изобретени  Способ цифрового измерени  аналогового сигнала, заключающийс  в том, что формируют циклически измен ющуюс , а в пределах цикла монотонно возрастающую, кодовую последовательность сигналов, преобразуют эту последовательность в эталонный аналоговый сигнал, сравнивают входной и :5талонный аналоговые сигналы, формируют импульс в момент их равенства, фиксируют этим импульсом в приемнике кодовой информации значение кодовой последовательности, вызвавшей равенство входного и эталонного аналоговых сигналов, и отображают на цифровом индикаторе зафиксированный код, отличающийс  тем, что, с целью получени  устойчивого отображени  -измер емого сигнала при малой длительности цикла измерени , формируют управл ющий сигнал путем логического умножени  сигналов циклически измен ющегос  младшего разр да кодовой последовательности и младшего разр да зафиксированного кода, преобразуют этот управл Еоций сигнал в дополнительный аналоговый сигнал, который прибавл ют к эталонному сигналу.

   i.

   i, I,

   t, t,

   (Ьиг.2