SU780194A1 - Дешифратор дл последовательных двоичных кодов - Google Patents
Дешифратор дл последовательных двоичных кодов Download PDFInfo
- Publication number
- SU780194A1 SU780194A1 SU782601732A SU2601732A SU780194A1 SU 780194 A1 SU780194 A1 SU 780194A1 SU 782601732 A SU782601732 A SU 782601732A SU 2601732 A SU2601732 A SU 2601732A SU 780194 A1 SU780194 A1 SU 780194A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- decoder
- inputs
- output
- binary codes
- main
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
() ДЕШИФРАТОР ДЛЯ ПОСЛЕДОВАТЕЛЬНЫХ ДВОИЧНЬЖ КОДОВ «. . Изобретение относитс , к области вычислительной техники и может быть использовано в цифровых системах телемеханики дл обнаружени и исправлеии ошибок типа трансформации или/и стирани символов в прин той кодовой комбинации. Известен дешифратор дл последовательных двоичных кодов, содержащий кольцевые регистры сдвига, логически элементы ИЛИ и пороговый логический элемент ll- , Недостатком дешифратора вл етс его нёдоста точна помехоустойчивость Наиболее блйзйии техническим реше нием к данному изобретению вл етс дешифратор дл последовательных двоичных кодов, содержаодий Кольцевые ре гистры сдвцга и логические элементы ИЛИ и и 2 . Недостатком известного дешифратора вл етс то, что он не мсйкёт ис ,править все возможные варианты ошибо типа стирани символов максимальной кратности Ч/Аокс NVM« т.е. не позвол ет полностьюреализовать корректирующую способность кода. Целью изобретени вл етс повышение помехоустойчивости дешифратора дл последовательных двоичньк кодов. Поставленна цель достигаетс путем того, что дешифратор дл последовательных двоичных кодов, содержащи основной и дополнительные кольцевые регистры сдвига, выходы каждого последующего дpпoJnнитeльнoгo регистра сдвига соединены со входами предыдущего дополнительного регистра сдвигл, а выходы первого дополнительного региртра сдвига соединены со входами основного регистра сдвига, основные логические элементы ИЛИ, блок сравнени , первый и второй выходы которого соединены со входами первого основного логического элемента ИЛИ, а второй и третий выходил - со входами второго основного логического элемента ИЛИ, выходы основных логических элементов ИЛИ соединены с соответсТвущими входами основного и всех дополнительных регистров сдвига, содержит счетчик импульсов, логические элементы И, дополнительные логические элементы ИЛИ, вход счетчика импульсов соединен со вторым выходом блока сравнени , первый выход счетчика импульсов соединен со входами одних логических элементов И, вторые входы которых соединены с выходами основного регистра сдвига,.второй
выход счетчика импульсов соединен со входами других логических элементов И, вторые входы которых .соединены с выходами первого дополнительного регистра сдвига, выходы логических элементов И, входы которых соединены с одноименньаии выходами основного и первого дополнительного регистров сдвига, соединены со дополнительных логических элементов ИЛИ..
На чертеже приведена структурна схема предложенного дешифратора дл последовательных двоичных кодов.
Дешифратор содержит основной (, и дополнительные . кольцевые регистры сдвига, блок сравнени 2,первый и второй вУходы которого соединены со входами первого основного лргическохО элемента ИЛИ 3, а второй и третий выходы - со входами второго логического элемента ИЛИ 4, счетчик импульсов 5 первый и второй входы которого соединены соответственно со входами одних логических элементов И 6 , и других логических элементов И 7, -7, и дополнительные логические элементы ИЛИ .
Предложенный дешифратор работает следующим образом.
Если в принимаемой кодовой комбинации Содержитс число симвголов сТйрани , не равное w, дешифратор работает также, как и известный дешифратор-прототип, так как сигналы на его выходных цеп х будут определ тьс .выходными.сигналами чеек основного регистра сдвига 1 ,поступающими на входы логических элементов И 7;,-7, которые открыты по вторым входам сигналом с первого выхода счётчика импульсов 5. Сигнал на первом выходе I (ленке счетчика 5 имеет место только в том случае, если на его вход поступило число импульсов, не равное плакс WVMH второго выхода (X) блока сравнени 2, на котором фиксируетс прием символов стирани (X). Прием нулевого значени символа фиксируетс на первом выходе (0), а прием единичного значени на третьем выходе {1) блока сравнени 2. . , В том случае, когда число символов стирани в кодовой комбинации равно IfActKc сигналы на выходе дешифратора будут определ тьс выходными сигналами чеек первого дополнительного регистра сдвига 1 , поступающего на входы логических элементов И , которые открыты по вторым входам сигналом со второго выхода счетчиков импульсов 5, Сигнал на втором выходе 1, счетчика импульсов 5 имеет место только в том случае, если на его вход поступило
ровно .u -1 импульсов со второго выхода (X) блока сравнени 2. При этом все 1ддакс символов стирани будут исправлены, если в кодовой комбинации не было других искажений . Если же нар ду с 1..., стертыn dKO
ми символами будут иметь место иска жени типа трансформации символов,то в дешифраторе будет обеспечен защитный отказ, так как регистр 1 полностью обнулитс .
Claims (2)
1.Ходоров Т. Я. Цифровые управл ющие машины. М., Машиностроение, 1964, с. 107.
2.Келлер Ф. Э. Графы кодов , кодирующие и декодирующие устройства.М., Энерги , 1972, с.85 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782601732A SU780194A1 (ru) | 1978-04-10 | 1978-04-10 | Дешифратор дл последовательных двоичных кодов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782601732A SU780194A1 (ru) | 1978-04-10 | 1978-04-10 | Дешифратор дл последовательных двоичных кодов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU780194A1 true SU780194A1 (ru) | 1980-11-15 |
Family
ID=20758481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782601732A SU780194A1 (ru) | 1978-04-10 | 1978-04-10 | Дешифратор дл последовательных двоичных кодов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU780194A1 (ru) |
-
1978
- 1978-04-10 SU SU782601732A patent/SU780194A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU780194A1 (ru) | Дешифратор дл последовательных двоичных кодов | |
SU877789A1 (ru) | Дешифратор дл последовательных двоичных кодов | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU1080132A1 (ru) | Устройство дл ввода информации | |
SU1690202A1 (ru) | Декодер кодов Рида-Соломона | |
SU1619408A1 (ru) | Устройство дл исправлени ошибок | |
SU447711A1 (ru) | Устройство дл декодировани числоимпульсного кода | |
SU892714A1 (ru) | Устройство дл декодировани двоичных кодов хемминга | |
SU437219A1 (ru) | Декодирующее устройство каскадного кода | |
SU866736A1 (ru) | Дишифратор кодовых интервалов времени | |
SU494744A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU1108427A1 (ru) | Устройство дл ввода информации | |
SU932636A2 (ru) | Устройство дл обнаружени ошибок | |
RU1777244C (ru) | Декодер кодов Рида-Соломона | |
SU1550626A1 (ru) | Устройство дл коррекции кодов | |
SU363979A1 (ru) | Устройство для исправления одиночных ошибок | |
SU1644392A1 (ru) | Устройство защиты от ошибок | |
SU1399742A1 (ru) | Устройство исправлени ошибок дл запоминающего устройства | |
SU394772A1 (ru) | Датчик времени | |
SU1119015A1 (ru) | Устройство прерывани программ | |
SU651479A2 (ru) | Устройство исправлени стираний | |
SU993245A1 (ru) | Преобразователь последовательного двоичного кода в число-импульсный код | |
SU1545330A1 (ru) | Устройство дл контрол Р-кодов Фибоначчи | |
SU1608800A1 (ru) | Шифратор позиционного кода | |
SU843267A1 (ru) | Устройство защиты от ошибок |