SU771730A1 - Устройство дл контрол полупроводниковой пам ти - Google Patents
Устройство дл контрол полупроводниковой пам ти Download PDFInfo
- Publication number
- SU771730A1 SU771730A1 SU782639637A SU2639637A SU771730A1 SU 771730 A1 SU771730 A1 SU 771730A1 SU 782639637 A SU782639637 A SU 782639637A SU 2639637 A SU2639637 A SU 2639637A SU 771730 A1 SU771730 A1 SU 771730A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- generator
- semiconductor storage
- output
- testing semiconductor
- block
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
вых импульсов, генератора тестовых импульсов и компаратора f2.
Недостатком этого устройства вл етс недостаточно высокое быстродействие , объ сн кмцеес тем, что дл локализации неисправностей в блоке пам ти требуетс значительное врем
Целью изобретени вл етс повышение быстродействи устройства.
Поставленна цель достигаетс тем, что устройство содержит схему сравнени ., первый вход-которой соединен с выходом генератора тестовых импульсов, второй вход - с выходом первого накопител , а управл ющие вход и выход соединены соответственно с одними из 9ЫХОДО8 И ВХОнов блока управлени , выход адресioro мультиплексора подключен ко эходу первого накопител .
На чертеже изображена схема устройства дл контрол полупроводниковой пам ти.
Устройство содержит генератор 1 тактовых импульсов, генератор 2 тестовых импульсов, блок 3 управлени , блок 4 формировани временной диаграммы , формирователь 5 сигналов контрол пам ти, компаратор 6. К выходам формировател 5 подключаютс входы контролируемого блока 7 полупроводниковой пгил .ти. Устройство также содержит блок 8 преобразовани сигналов, адресный мультиплексор 9, пе:рвый накопитель 10, схему сравнени 11 и второй накопитель 12. При этом первый и второй входы схемы сравнени 11 соединены соответственно с выходом генератора 2 и накопител 10, а управл ющий вход и выход - соответственно с одними из выходов и входов блока 3, выход адресного мультиплексора 9 подключе ко входу накопител 10.
Устройство работает следующим образом.
в начале испытани с блока 3 поступает сигнал установки генератора 2 в исходное состо ние. Затем запускаетс генератор 1, под действием которого генератор 2 начинает вырабатывать последовательност воздействий из исходной тестовой последовательности (ТП), которые состо т из сигналов управлени и сигнёшов адресации. Сигналы управлени , без преобразовани передаютс через блок 8 на звходы формировател 5, Сигналы адресации передаютс на формирователь 5 через адресный мультиплексор 9. Блок 5 в соответствии с сигналами временной развертки, формируемыми блokc 1 4 под действием тактовых импульсов от генератора 1, передает сигнгилы управлени на входы блока 7.
Claims (2)
1.Патент США № 3806243, кл, 340-146.1, опублик. 1975.
2.Авторское свидетельство СССР по за вке № 2633894/18-24,
кл. G 11 С 29/00, 27.06.78 (прототип ) .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782639637A SU771730A1 (ru) | 1978-07-03 | 1978-07-03 | Устройство дл контрол полупроводниковой пам ти |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782639637A SU771730A1 (ru) | 1978-07-03 | 1978-07-03 | Устройство дл контрол полупроводниковой пам ти |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU771730A1 true SU771730A1 (ru) | 1980-10-15 |
Family
ID=20774863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU782639637A SU771730A1 (ru) | 1978-07-03 | 1978-07-03 | Устройство дл контрол полупроводниковой пам ти |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU771730A1 (ru) |
-
1978
- 1978-07-03 SU SU782639637A patent/SU771730A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU771730A1 (ru) | Устройство дл контрол полупроводниковой пам ти | |
| SU566378A1 (ru) | Устройство синхронизации дискретной фазовой автоподстройки | |
| SU497718A1 (ru) | Устройство формировани псевдослучайных сигналов сложной структуры | |
| SU991313A1 (ru) | Способ компенсации низкочастотных искажений в стробоскопическом осциллографе | |
| US3699460A (en) | Oscilloscope time base circuits | |
| SU443468A1 (ru) | Устройство формировани одиночного импульса | |
| SU462194A1 (ru) | Устройство дл автоматической проверки преобразователей уголкод | |
| SU372656A1 (ru) | Генератор прямоугольных импульсов | |
| SU1045411A1 (ru) | Устройство дл измерени перемещени объектов | |
| SU656231A1 (ru) | Устройство синхронизации | |
| SU577661A1 (ru) | Устройство дл определени временного положени основного максимума периодического сигнала | |
| SU559458A1 (ru) | Устройство дл слежени за точечным объектом | |
| SU401952A1 (ru) | УСТРОЙСТВО дл СРАВНЕНИЯ НАПРЯЖЕНИЙ | |
| SU492879A1 (ru) | Многоканальный регистратор | |
| SU653732A1 (ru) | Гребенчатый фильтр-накопитель | |
| SU1721557A1 (ru) | Логический пробник | |
| SU417726A1 (ru) | ||
| SU1182640A1 (ru) | Генератор импульсного процесса дл управлени электродинамическим ударным стендом | |
| SU783856A2 (ru) | Устройство дл контрол посто нных блоков пам ти | |
| SU601819A1 (ru) | Врем -импульсный преобразователь | |
| SU720826A1 (ru) | Устройство дл приема адресной комбинации | |
| SU377784A1 (ru) | УСТРОЙСТВО дл ВЫЧИСЛЕНИЯ ИНДИКАТОРНОГО | |
| SU481113A1 (ru) | Способ временной задержки управл ющих импульсов | |
| SU524150A1 (ru) | Измеритель скорости распространени упругих колебаний в околоскважинном пространстве | |
| SU1598031A1 (ru) | Устройство дл диагностировани систем импульсно-фазового управлени тиристорным преобразователем |