SU760169A1 - Устройство для обучения программированию ' ' v - Google Patents

Устройство для обучения программированию ' ' v Download PDF

Info

Publication number
SU760169A1
SU760169A1 SU782608942A SU2608942A SU760169A1 SU 760169 A1 SU760169 A1 SU 760169A1 SU 782608942 A SU782608942 A SU 782608942A SU 2608942 A SU2608942 A SU 2608942A SU 760169 A1 SU760169 A1 SU 760169A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
address
command
code
block
Prior art date
Application number
SU782608942A
Other languages
English (en)
Inventor
Valentin N Kasatkin
Filipp Andon
Arkadij Gusev
Igor A Perekhod
Original Assignee
Inst Kibernetiki An
Univ Simferopolsky
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Kibernetiki An, Univ Simferopolsky filed Critical Inst Kibernetiki An
Priority to SU782608942A priority Critical patent/SU760169A1/ru
Application granted granted Critical
Publication of SU760169A1 publication Critical patent/SU760169A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

Изобретение относится к области вычислительной техники и может найти применение в системе образования для обучения программированию, как · тренажер и как учебно-демонстрационное устройство.
Известно устройство [1], в котором микрокоманды находятся в запоминающем блоке, откуда производится их последовательное считывание. Устройство содержит схему, хранящую адреса подлежащий считыванию команд, схему, которая хранит заранее установленные адреса, схему, осущест- 1 вляющую сравнение адресов, схему, которая контролирует повторное прохождение команд, схему, контролирующую повторную обработку данных.
Устройство может использоваться для обучения, однако отсутствие демонстрационных средств и наличие одного автоматического режима обработки информации снижают педагогическую эффективность его применения.
Другое известное устройство [2] со- : держит центральный блок обработки данных и периферийный блок, осуществляющий функцию вспомогательной памяти. В периферийном блоке двоичные
2
элементы информации должны быть написаны в последовательных раздела^ памяти. Расположение разделов памяти является фиксированным, а адресация осуществляется с помощью групп адресных элементов, которые обеспечивают последовательный доступ к позициям памяти. Устройство содержит также блок управления, с помощью которого вырабатываются универсальные логические адресные сигналы, предназначенные для блока памяти. Универсальные логические сигналы вырабатываются Путем воздействия базированных сигналов на адресные сигналы пользователя, получаемые центральным блоком обработки. Из этого следует, что при необходимости заменить блок памяти в блоке перестановки достаточно использовать количественные параметры. ·
Рассматриваемое устройство при использовании его в обучении программированию не обеспечивает демонстрации деталей выполнения отдельных команд и возможности для наблюдения за всеми промежуточными результатами, в нем сложно организован рабочий цикл.
760169
Наиболее близким техническим решением к изобретению является устройство [3], содержащее память микрокоманд, адресный регистр, регистр микрокоманд, операцион ный блок, регистр кода операции, схему сравнения, триггер фиксации сбоя, первый и второй элементы И, ИЛИ и НЕ. *
Сопоставляемое устройство может использоваться при обучении программированию, но оно не позволяет демонстрировать детали рабочего цикла при выполнении отдельно взятой команды, в нем не предусмотрю рена демонстрация всех промежуточных результатов при выполнении операции.
Целью предлагаемого изобретения является расширение дидактических возможностей устройства.
Указанная цель достигается тем, что, в 15 известное устройстро, содержащее блок памяти учебной информации, подключенный к регистру кода операции и регистру адреса, соединенному с блоком управления, и блок сравнения кодов и фиксации сбоя, введены реверсивный сдвигающий регистр, регистр индикации, дешифраторы кодов операции и адреса и счетчик, подключенный через дешифратор кода адреса к блоку памяти учебной информации и непосредственно к регистру адреса и блоку управления, Ц соединенному через регистр индикации с блоком сравнения кодов и фиксации сбоя. : и непосредственно с дешифратором кода операции, подключенным к блоку сравнения кодов и фиксации сбоя, регистру кода · операции и реверсивному сдвигающему регистру, который соединен с блоком сравнения кодов и фиксации сбоя.
На чертеже изображена структурная схема предлагаемого устройства.
Устройство состоит из блока 1 памяти и учебной информации, предназначенного для хранения команд программы, кодовые шины которого связаны с регистром 2 кода операции, в котором хранится команда, извлеченная для наполнения Из блока 1. Регистр 2 связан с дешифратором 3 кода 40 операции, шесть рабочих выходов кото; рого соединены с входами реверсивного сдвигающего регистра 4, с блоком 5 сравнения кодов и фиксации сбоя и с блоком 6 управления. Блок 1 соединен также с вхо- дом регистра 7 адреса, выходы которого подключены к входам счетчика 8, соединенного с выходом блока 6 управления И с входами дешифратора 9 кода адреса, выход которого, образуя обратную связь, подключен к входу блока 1. Вход блока’ 5 ίβ сравнения кодов и фиксации сбоя подключен к выходу реверсивного сдвигающего регистра 4, а выход — к регистру 10 индикации, выход которогб соединен с блоком управления. Регистр 10 демонстрирует исходнуто, промежуточную и результирующую! информацию в двоичном алфавите.
Предлагаемое устройство работает следующим образом. ......
В блок Г команда за командой помещается программа, являющаяся кодовым отображением постовой программы. Первой если на счетчике 8 нет ненулевой команды, выполняется команда'с номером 1. По тактовому сигналу блока 6 управления выполняемая команда заносится в регистр 2 кода операции и, если она не является командой передачи управления, выполняется на следующем микротакте рабочего цикла. Выполняемых таким образом команд 5: занесение «1» или «0» в ячейки регистра 10 Индикации, команда сдвига «Влево» или «Вправо», команда «Стоп». При занесении букв в ячейке регистра 10 индикации блок 5 осуществляет контроль за возможностью выполнения этих операций—сигнал «Сбой» выдается, если в рабочей ячейке регистра 10 индикации есть буква, совпадающая с заносимой в нее при выполнении команды, в этом случае машина устанавливается в режим. «Авост». Если 'выполнение эдной из рассмотренных команд состоялось, .ТО управление передается команде с адресом, указанным в отсылке команды. Этот адрес по сигналу блока 6 управления вызывается из регистра 7 адреса и помещается в счетчик 8, затем дешифрируется и передается на вход блока 1, в котором активизируется шина с' необходимой командой.
Если же команда является командой пе. редачи управления, то ее выполнение отличается тем, что эта команда имеет не одну, а две «отсылки», т. е. адрес команды, которая будет выполняться на следующем такте, зависит от того, хранится ли в обозреваемой рабочей ячейке «I» или «0». Хранение одной из отсылок организовано в той же ячейке блока 1, что и код операции, для хранения другой отведена ячейка с номером, большим на 1. Активизация/такой ячейки обеспечивается посылкой «1» в счетчик 8, что и увеличит адрес вызываемой команды на 1. ' ,
Если в момент начала работы устройства на счетчике 8 установлен не равный нулю номер, то выполнение программы начнется с команды, адрес которой равен номеру, установленному на счетчике 8.
Повышение педагогической эффективности в предлагаемом устройстве обеспечивается зд счет простоты рабочего цикла, состоящего всего из 7 микротактов на каждую выполняемую команду, наличия единственного регистра индикации, на котбром демонстрируется исходная, промежуточная и результирующая информация, возможности решения широкого круга учебных задач, что обеспечено алгоритмически полным набором машинных операций, возможность работы в тактовом и автоматическом режимах преобразования информации.
Структурная простота устройства делает рго невысоким по стоимости, что резко сократит расходы по обучению программяро760169
ванию в сравнении с обучением, базирующимся на использовании серийных ЭВМ.

Claims (1)

  1. Формула изобретения
    Устройство для обучения программиро- ! ванию, содержащее блок памяти учебной информации, подключенный к регистру кода операции и регистру адреса, соединенному с блоком управления, и блок сравнения кодов и фиксации сбоя, отличающееся <е тем, что, с целью, расширения дидактических возможностей устройства, оно содержит реверсивный сдвигающий регистр, регистр индикации, дешифраторы кодов операции и адреса и счетчик, подключенный через дешифратор кода адреса к блоку памяти ” учебной информации и непосредственно к
    регистру адреса н блоку управлений, соединенному через регистр индикации с. блоком сравнения кодов и фиксации сбоя и непосредственно с дешифратором кода операции, подключенным к блоку сравнения кодов и фиксации сбоя, регистру кода операции и реверсивному сдвигающему регистру, который соединен с блоком сравнения кодов и фиксации сбоя.
SU782608942A 1978-05-04 1978-05-04 Устройство для обучения программированию ' ' v SU760169A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782608942A SU760169A1 (ru) 1978-05-04 1978-05-04 Устройство для обучения программированию ' ' v

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782608942A SU760169A1 (ru) 1978-05-04 1978-05-04 Устройство для обучения программированию ' ' v

Publications (1)

Publication Number Publication Date
SU760169A1 true SU760169A1 (ru) 1980-08-30

Family

ID=20761697

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782608942A SU760169A1 (ru) 1978-05-04 1978-05-04 Устройство для обучения программированию ' ' v

Country Status (1)

Country Link
SU (1) SU760169A1 (ru)

Similar Documents

Publication Publication Date Title
US4749354A (en) Interactive audio teaching aid
US4168523A (en) Data processor utilizing a two level microaddressing controller
US4070703A (en) Control store organization in a microprogrammed data processing system
Budny et al. Four steps to teaching C programming
SU760169A1 (ru) Устройство для обучения программированию &#39; &#39; v
SU781878A1 (ru) Устройство дл обучени программированию
SU1661819A1 (ru) Устройство дл обучени операторов
SU851450A1 (ru) Устройство дл контрол знаний обучаемых
JPS6410854B2 (ru)
SU1252810A1 (ru) Устройство дл обучени вычислени м с помощью ЭВМ
Purvis et al. MIME: An educational microprogrammable minicomputer emulator
SU1012317A1 (ru) Устройство дл контрол знаний обучаемых
SU1587560A1 (ru) Устройство дл обучени операторов
SU1320833A1 (ru) Устройство дл обучени операторов
Broadbent Microprogramming and system architecture
SU1182566A2 (ru) Устройство дл управлени тренажером операторов систем управлени
SU1587559A1 (ru) Устройство дл обучени операторов
Kuo A case study on a student-designed digital computer
SU1492367A1 (ru) Устройство дл обучени операторов
SU1644203A1 (ru) Устройство дл обучени операторов
SU1363289A1 (ru) Устройство управлени тренажером операторов систем управлени
SU1151962A1 (ru) Микропрограммное устройство управлени
SU953651A1 (ru) Многопультовый тренажер операторов систем управлени
JPH0537314Y2 (ru)
SU1619328A1 (ru) Устройство дл обучени операторов