SU750508A1 - Интегратор импульсов - Google Patents

Description

(54) ИНТЕГРАТОР ИМПУЛЬСОВ

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  воспроизведени  амплитуды плавно измен ющихс  процессов, информаци  о которых передаетс  методом приращений.

Дл  воспроизведени  амплитуды плавно измен ющихс  процессов в системах с.цифровой обработкой информации используютс  интеграторы импульсов. Известен интегратор , содержащий генератор импульсов, управл емый делитель частоты, блок управлени , измеритель рассогласовани , компенсатор фазовой ощибки, счетчик и соответствующие св зи 1.

Недостаток данного интегратора - трудность восстановлени  информации при сбое счетчика (интегрирующего узла) в период между юстировочными импульсами без повторени  цикла интегрировани .

Известен интегратор импульсов, который содержит в общем случае корректор частоты, корректор фазы, интегрирующий узел и соответствующие св зи 2.

Данный интегратор импульсов также не позвол ет восстанавливать информацию

при сбое интегрирующего узла без повторени  цикла интегрировани  (периода изменени  процесса).

Известен интегратор импульсов, который содержит элемент ИЛИ, генератор импуль . сов, формирователь одиночного импульса, счетчик (интегрирующий узел), преобразователь «код-напр жение, сравнивающее пороговое устройство, инерционную  чейку пам ти и ключ 3.

Данный интегратор позвол ет восстанавливать информацию при сбое интегрирующего узла в интервале между входными импульсами (без повторени  цикла интегрировани ).

j После устранени  последствий сбо  возможно дальнейщее интегрирование импульсов . Однако непосредственное использование данного интегратора дл  воспроизведени  амплитуды плавно измен ющихс  циклических процессов в структуре выщеука20 занных интеграторов импульсов нецелесообразно из-за наличи  юстировочных импульсов , приход каждого из которых воспринимаетс  данным устройством как сбой интегрирующего узла. Из известных интеграторов наиболее бл}1зким по технической сущности и достигаемиму результату  вл етс  интегратор импульсов, содержащий управл емый делитель частоты, первым и вторым входом соединенный с выходами генератора импульсов и блока управлени  соответственно, а выходом - с первым входом компенсатора фазовой ошибки, второй и третий входы которого подключены к выходу генератора импульсов и измерител  рассогласовани , а выход соединен с первым входом счетчика, второй вход которого  вл етс  входом юстировочных импульсов, первые входы измерител  рассогласовани  и блока коррекции  вл ютс  входами азимутных импульсов, вторые соединены с выходами управл емого делител  частоты и блока управлени  соответственно , третий вход блока коррекции подк. к выходу генератора импу.тьсов, а выход соединен с первым входом блока управлени , второй вход которого соединен С ВЫХОДОМ измерител  рассогласовани  4. При передаче плавно измен ющегос  процесса методом приращений по каналу св зи передаетс  последовательность импульсов , следующих через равные амплитудные интервалы и юстировочный импульс. Интегратор осуществл ет экстрапол цию точного амплитудного значени  информационного п.роцесса на интервале входных имиульсов. Недостаток интегратора - трудность восс1анов.;ени  информации при сбое счетчика в интервале входных импульсов (без повторени  цикла интегрировани ). Так, при воспроизведении амплитуды плавно измен ю цегос  процесса в период между соседними юстировочными импульсами (соответствующего циклу изменени ) восстановлепие инфор.мации при сбое счетчика возможно то,.:ько при поступлении юстировочного импульса и .повторном восстановлении цикла, что не всегда допустимо при цифровой обработке инфор.мации из-за значительных временных и прогр-а.ммных затрат. Цель изобретени  - повышение достоверности путем восстановлени  инфор.мации при сбое счетчика. Поставленна  цель достигаетс  тем, что, в интегратор, содержащий управл емый делитель частоты, первым и вторым входа.ми соединенный с выходами генератора импульсов и б.юка управлени  соответственно, первый и второй входы которого подключены соответственно к выходам блока коррекции и измерител  рассогласовани , первые входы которых  вл ютс  входами импульсов приращени  интегратора, а вторые входы соединены с выходом блока управлени  и управл емого делител  частоты соответственно, третий вход блока коррекции подключен к выходу генератора импульсов, выход управл емого делител  часготы соединен с первым входом компепсатора фазовой ошибки , второй вход которого подключен к выходу измерител  рассогласовани , первый вход счетчика  вл етс  входом юстировочных импульсов интегратора, введены элемент задержки, первый и второй элементы И, первый и второй элементы ИЛИ, триггер, дешифратор и генератор одиночных импульсов , вход которого соединен с первым выходом дешифратора, выход генератора одиночных импульсов подключен к первому входу первого элемента ИЛИ, второй вход которого .соединен с выходом первого элемента И, а выход подключен к первому входу второго элемента И, второй вход которого соединен с выходом триггера, выход второго элемента И подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с первым выходом компенсатора фазовЬй ошибки, а выход подключен ко второму входу счетчика, выход которого соединен с первым входом дешифратора , второй вход которого подключен второму выходу компенсатора фазовой ощибки, второй выход соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, первый вход триггера подключен ко входу юстировочных импульсов интегратора , а второй соединен с выходом элемента задержки, вход которого соединен с первым выходом компенсатора фазовой ошибки. Введение новых признаков обеспечивает повышение достоверности, так как достигаетс  восстановление информации при сбое счетчика в интервале входных импульсов приращений без повторени  цикла интегрировани . На чертеже представлена структурна  схема интегратора импульса. Интегратор импульсов содержит блок 1 коррекции, управл емый делитель 2 частоты, блок 3 управлени , измеритель 4 рассогласовани , генератор 5 импульсов, компенсатор 6 фазовой ощибки, элемент 7 ИЛИ, счетчик 8, элемент 9 И, элемент 10 ИЛИ, генератор 11 одиночных импульсов, элемент 12 задержки, триггер 13, дешифратор 14, элемент 15 И, первые входы блока 1 коррекции и издмерител  4 рассогласовани  соединены с входом 16 импульсов приращений , первые входы счетчика 8 и триггера 13 соединены с входом 17 юстировочных импульсов , выход счетчика 8  вл етс  выходом 18 устройства и соединен с первым входом дешифратора 14 состо ни , второй и третий входы блока 1 коррекции соединены с выХОДОМ блока 3 управлени  и генератора 5 импульсов соответственно, а выход подключен к первому входу блока 3 управлени , первый и второй входы управл е.мого делител  2 частоты соединены с выходом генератора 5 импульсов и блока 3 управлени  соотзегстаенно, а выход подключен к первому входу компенсатора 6 фазовой ошибки и второму входу измерител  4 рассогласовани , выход которого соединен со вторыми входами блока 3 управлени  и компенсатора б фазовой ошибки, первый выход которого соединен с входом элемента 12 задержки , первый и второй входы элемента 7 ИЛИ соединены с выходом элемента 15 И и первым выходом компенсатора б фазовой ошибки соответственно, а выход подключен ко второму входу счетчика 8, первый и второй входы элемента 10 ИЛИ соединены с выходами генератора 11 одиночных импульсов и элемента 9 И соответственно, вход генератора 11 одиночных импульсов соединен с первым выходом дешифратора 14 состо ни , второй вход которого подключен ко второму выходу компенсатора б фазовой ошибки, а второй выход соединен с первым входом элемента 9 И, второй вход которого подключен к выходу генератора 5 импульсов, выход элемента 12 задержки соединен со вторым входом триггера 13, первый и второй входы элемента 15 И соединены с выходами элемента 10 ИЛИ и триггера 13 соответственно .

Интегратор импульсов работает следующим образом.

При передаче амплитуды плавно измен ющихс  процессов методом равных приращений по каналу св зи передаетс  последовательность импульсов и юстировочный импульс. Интегратор осуществл ет экстрапол цию точного амплитудного значени  на интервале входных импульсов, использу  инерционные свойства измен ющегос  процесса . Входные импульсы (частота их поступлени ) умножаютс  на целое, наперед заданное число таким образом, что на выходе управл емого делител  2 частоты формируютс  импульсы повыщенной частоты ИПЧ, равномерно расположенные внутри дискрета входных импульсов. ИПЧ через компенсатор б фазовой ошибки и второй элемент 7 ИЛИ подсчитываютс  счетчиком 8, выходные разр ды которого образуют параллельный двоичный код амплитуды измен ющегос  процесса. При изменении периода входных импульсов измен етс  количество ИПЧ с выхода управл емого делител  2 частоты, что приводит к динамической ошибке внутри дискрета входных импульсов. Требуемое в этом случае изменение частоты ИПЧ осуществл етс  изменением коэффициента q управл емого делител  2 частоты через блок 3 управлени  и блок 1 коррекции по результатам не только подсчета количества ИПЧ за период между соседними входными импульсами в измерителе 4 рассогласовани , но и с учетом частоты входных импульсов. За счет такого управлени  сохран етс  точность воспроизведени  процесса в широком диапазоне входных частот импульсов приращений (что эквивалентно скорости изменени  процесса). ИПЧ интегрируютс  счетчиком 8, запускающимс  каждым юстировочным импульсом. Инерционные свойства измен ющегос  процесса позвол ют повысить разрешающую способность устройства путем умножени  частоты входных импульсов. Замкнутый контур, состо щий из генератора 5 импульсов, управл емого делител  2 частоты, измерител  4 рассогласовани , блока 3 управлени  и блока 1 коррекции осуществл ет слежение за частотой входных импульсов и ее кратное умножение . Изменение частоты ИПЧ достигаетс  изменением коэффициента делени  q управл емого делител  2 частоты таким образом,

0 что const. Дл  достижени  данной пропорции блок 3 управлени  и блок 1 коррекции измен ют Аq-пропорционально q. Поэтому данный замкнутый контур хорощо отслеживает изменение частоты входных импульсов в широком диапазоне частот с

сохранением точности воспроизведени  амплитуды измен ющегос  процесса. При сравнительно низкой частоте входных импульсов управл ющее воздействие измен етс  на большую величину, позвол ющую более

0 эффективно компенсировать ошибку по частоте . При высокой частоте входных импульсов управл ющее воздействие измен етс  на меньшую величину, чем достигаетс  меньша  динамическа  ощибка. Дл  устранени  ощибки на фазе-обусловленной дискретностью изменени  коэффициента делени  q управл емого делител  2 частоты используетс  компенсатор 6 фазовой ошибки, осуществл ющий сброс ошибки вычитанием или добавлением (добавление обеспечиваетс  генератором 11 одиночных импульсов с использованием дешифратора 14 состо ни ) из выходной последовательности ИПЧ требуемого количества импульсов. При нормальном режиме работы (без сбоев счетчика 8) разрешающий потенциал присутствует каждый раз, когда необходимо обеспечить фазовую коррекцию добавлением необходимого количества импульсов к ИПЧ. Сигнал на добавление формируетс  компенсаторо .м фазовой ошибки через дещифратор 14. В зависимости от длительности сиг° нала запускаетс  генератор 11 одиночных импульсов требуемое количество раз. При сбое в любом из разр дов счетчика 8 (кроме младшего) дешифратор 14 (сравнением предыдущего кода с кодом, оставшимс 

j в результате сбо ) формирует сигнал сбо  и обеспечивает разрешающий потенциал на выходе, соединенном с первым элементом 9 И на врем , необходимое на компенсацию результатов сбо  до кода, отличающегос  на один младший разр д от требуемого.

Claims (4)

1. o Добавление импульса обеспечиваетс  запуском генератора 11 одиночных импульсов. Данный алгоритм компенсации обусловлен зоной нечувствительности порогового устройства дешифратора 14 состо ни  (пороговый элемент срабатывает при отличии кодов больше, чем на единицу младшего разр да). При поступлении юстировочного импульса по шине 17 на счетчик 8 триггер 13 сбрасываетс  в нулевое состо ние на врем  необходимое дл  сброса предыдущего кода в регистре дешифратора 14 состо ни . Данное врем  обеспечиваетс  элементом 12 задержки , через который устанавливаетс  триггер 13 в единичное состо ние первым (задержанным) после юстировочного импульса ИПЧ с выхода компенсатора 6 фазовой ошибки. Триггер 13 остаетс  в единичном состо нии до поступлени  очередного юстировочного импульса и обеспечивает блокирование ложных восстанавливающих импульсов в момент прихода юстировочного импульса. При сбое счетчика 8 и целесообразности добавлени  требуемого количества импульсов к ИПЧ дл  устранени  фазовой ошибки дешифратор 14 обеспечивает восстановление информации в счетчике 8, а затем фазовую коррекцию (добавлением требуемого количества импульсов). Целесообразность последнего обусловлена конечным временем запуска генератора 11 одиночных импульсов. В противном случае возможны автоколебани  в системе, когда необходимость фазовой компенсации воспринималась бы анализатором 14 состо ни  как очередной сбой с соответствующим последствием . Предлагаемый интегратор импульсов выгодно отличаетс  от известного благодар  наличию новых элементов и существенных св зей, так как обладает возможностью эффективного восстановлени  информации при сбое интегрирующего узла (счетчика 8) в любом интервале входных импульсов приращений , чем повышаетс  достоверность выходной информации. Формула изобретени  Интегратор импульсов, содержащий управл емый делитель частоты, первым и вторым входами соединенный с выходами генератора импульсов и блока управлени  соответственно , первый и второй входы которого подключены соответственно к выходам блока коррекции и измерител  рассогласовани , первые входы которых  вл ютс  входами импульсов приращений интегратора, а вторые входы соединены с выходом блока управлени  и управл емого делител  частоты соответственно, третий вход блока коррекции подключен к выходу генератора импульсов, выход управл емого делител  частоты соединен с первым входом компенсатора фазовой ошибки, второй вход которого подключен к выходу измерител  рассогласовани , первый вход счетчика  вл етс  входом юстировочных импульсов интегратора, отличающийс  тем, что, с целью повышени  достоверности путем восстановлени  информации при сбое счетчика, интегратор содержит элемент задержки, первый и второй элементы И, первый и второй элементы ИЛИ, триггер, дешифратор и генератор одиночных импульсов, вход которого соединен с первым выходом дешифратора, выход генератора одиночных импульсов подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход подключен к первому входу второго элемента И, второй вход которого соединен с выходом триггера, выход второго элемента И подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с первым выходом компенсатора фазовой ошибки, выход подключен ко второму входу счетчика, выход которого соединен с первым входом дещифратора , второй вход которого подключен ко второму выходу компенсатора фазовой ощибки , второй выход соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, первый вход триггера подключен по входу юстировочных импульсов интегратора, а второй соединен с выходом элемента задержки , вход которого соединен с первым выходом компенсатора фазовой ошибки. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 424164, кл. G ОбО 7/18, 1972.
2. 2.«Зарубежна  радиоэлектроника, 1966, № 2, с. 75-77.
3. 3.Авторское свидетельство СССР № 436363, кл. G 06 G 7/18, 1972.
4. 4.Авторское свидетельство СССР № 572795, кл. G 06 G 7/18, 1975 (прототип).