SU746718A1

SU746718A1 - Устройство дл считывани информации из блоков пам ти

Info

Publication number: SU746718A1
Application number: SU772472625A
Authority: SU
Inventors: Александр Юрьевич Гурьев; Лев Михайлович Метрик
Original assignee: Организация П/Я Х-5263
Priority date: 1977-04-05
Filing date: 1977-04-05
Publication date: 1980-07-07

Description

(54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ

I

Изобретение относитс к области вычислительной техники, в частности к устройствам дл обработки многозначного ответа и может быть использовано, например, в ассоциативных запоминающих устройствах (АЗУ) и коммутаторах.

Известны устройства дл обработки многозначного ответа, решающие задачу последовательной выборки элементов в пор дке , обусловленным установленным приоритетом 11).

Известное устройство выполнено на МДП-транзисторах с каналами разного типа проводимости и навесных диодах, что приводит к больпжм габаритам, так как наличие навесных диодов затрудн ет его реализацию в рамках МДП-технологии и большой мощности рассеивани , так как устройство статическое.

Известно устройство дл считывани информации из ассоциативного запоминающего блока, содержащее входы транзистора , истоки которых соединены с соответствующими словарными щипами, выходные транзисторы , стоки которых соединены с соответствующими словарными шинами, а истоки - с тиной нулевого потенциала, ИЗ БЛОКОВ ПАМЯТИ

транзисторы подготовки, стоки которых соединены со словарными шинами, а истоки - с шиной нулевого потенциала, шину сброса , а также блок выработки признаков ответа и зар жающие транзисторы подключены

5 к соответствующим словарным шинам (2). Известное устройство вл етс динамическим устройством с малым уровнем рассеиваемой мощности и обладает меньшими габаритами.

Недостаток известного - относительно

О невысокое быстродействие при обработке большого массива слов, так как дл обработки каждого слова из группы, составл ющей многозначный ответ, необходимо затратить N тактов, где N - разр дность кодь

.г адреса слов, подлежащих обработке.

Цель изобретени - увеличение быстро действи устройства.

Поставленна цель достигаетс тем, чт1, в устройство, содержащее словарные ши ны, подключенные к истокам входны.х

20 гранзистор.ов, к стокам транзисторов подготовки и к стокам соответствующих вы ходных транзисторов, истоки которых сое динены с шиной нулевого потенциала, с ко торой соединены истоки транзисторов под

готовки, затворы которых соединены с шиной подготовки, и шиной опроса и питани , введены адресные шины и шины предзар да , зар дные, предзар дные и адресные транзисторы, конденсаторы и элементы пам ти , входы которых соединены с истоками соответствующих зар дных транзисторов, стоки и затворы которых подключены соответственно к словарным шинам и шинам опроса , выходы элементов пам ти соединены с затворами соответствующих выходных транзисторов и с затворами адресных транзисторов , истоки и стоки которых подключены соответственно к шине нулевого потенциала и адресным шинам, соединенным с истоками транзисторов предзар да, затворы и стоки которых подключены соответственно к шине предзар да и к шине питани , а конденсаторы включены между словарной шиной и шиной нулевого потенциала, а также тем, что элемент пам ти содержит полевой транзистор и конденсатор, первый вывод которого соединен с входом элемента пам ти и с затвором полевого транзистора, второй вывод - со стоком полевого транзистора, исток которого соединен с выходом элемента пам ти.

На чертеже представлено предлагаемое устройство.

Устройство содержит входные транзисторы 1, затворы которых соединены с шиной 2 сигналов выборки, истоки которых соединены со словарными шинами 3, св занными с истоками транзисторов 4 подготовки и стоками выходных транзисторов 5, стоки которых соединены с шиной 6 нулевого потенциала, затворы транзисторов 4 подготовки подключены к щине 7 подготовки , зар дные 8, предзар дные 9 и адресные 10 транзисторы, конденсаторы 11 и элементы 12 пам ти, которые состо т из полевого транзистора 13 и конденсатора 14, затворы зар дных транзисторов 8 соединены с шиной 15 опроса, стоки адресных транзисторов 10 с адресными шинами 16, затворы транзисторов предзар да соединены с шинами 17 предзар да, стоки их - с шинами 18 питани .

Устройство работает следующим образом ..

На затворы входныхтранзисторов 1 подаютс сигналы выборки элементов (слов), составл ющих многозначный ответ. Одновременно на затворы зар дных транзисторов 8 по шине опроса подаетс открывающий потенциал. Таким образом, происходит зар д соответствующих конденсаторов 1Г и конденсаторов 14 в элементах 12 пам ти .

Затем входные 1 и зар дные 8 транзисторы закрываютс , после чего на сток полевых транзисторов 13 подаетс импульс, который поступает на затворы выходных транзисторов 5, соединенных с открытыми транзисторами 13. Через открытые выходные транзисторы 5 происходит разр д конденсаторов II, кроме конденсатора, соединенного со словарной шиной 2, которой соответствует слово, имеющее наивысшиый приоритет среди составивших многозначный J ответ.

Таким образом, выдел етс слово, подлежащее дальнейшей обработке. Если необходимо определить код адреса этого слова , то на затворы зар дных транзисторов 8 по шине 15 опроса подаетс открывающий Ч потенциал и через зар дные транзисторы 8 происходит частичный разр д всех конденсаторов 14 в элементах 12 пам ти на разр дные конденсаторы П. Кроме конденсаторов 14 выбранных элементов пам ти, т. е. тех, которые соединенны со словарной шиной 2, выбранной в первом цикле работы устройства.- ,

Соотношение емкостей конденсаторов 11 и 14 выбираетс таким, чтобы во втором цикле работы устройства на конденсатов pax 14 элементов пам ти, соответствующих невыбранным словам, т. е. соединенным с разр женными конденсаторами 11, оставалс потенциал, меньше порогового напр жени открывани транзисторов 13 опроса . Одновременно на затворы предзар дных транзисторов 9 по шине 17 предзар да подаетс открывающий потенциал и происходит зар д паразитных емкостей адресных шин 16 от шины 18 питани . Затем на стоки транзисторов 13 опроса подаетс имв пульс, который поступает на затворы тех адресных транзисторов 10, которые соединены с выходами выбранных элементов пам ти .

Через эти транзисторы происходит разр д соответствующих паразитных емкостей адресных шин 16, на этих шинах устанавливаетс инверсный код адреса выбранной строки. Дл нахождени следующего слова, подлежащего обработке, необходимо исключить из рассмотрени уже выбранное слово, т. е. на входы устройства подать сигнал от соответствующих слов, оставшихс невыбранными после очередного цикла обработки .

Дл каждого цикла обработки многозначного ответа необходимо производить подготовку устройства, что осуществл етс с помощью транзисторов 4 подготовки, через которые производитс разр д конденсаторов 11 и конденсаторов 14 на тину 6 нулевого потенциала, дл чего на затворы O транзисторов 4 подготовки и на шину 15 опроса, т. е. на затворы зар дных транзисторов подаетс открывающий потенциал.

Таким образом, в предложенном устройстве BpeiftH выборки очередной строки из группы, составл ющий многознтачный ответ, посто нно и не зависит от разр дности кода адреса обрабатываемых слов.

При этом дл выделени одного слова, имеющего наивысший приоритет в группе.

5

составившей многозначный ответ, требуетс затратить один цикл обращени к устройству . Этот режим характерен дл безадресных АЗУ.

Дл получени адреса слова, подлежащего обработке, что имеет место в ассоциативно-адресном ЗУ, необходимо затратить два цикла обращени к устройству.

Claims

Формула изобретени

I. Устройство дл считывани информации из блоков пам ти, содержащее словарные щины, подключенные к истокам входных транзисторов, к стокам транзисторов подготовки и к стокам соответствующих выходных транзисторов, истоки которых соединены с тиной нулевого потенциала , с которой соединены истоки транг зисторов подготовки, затворы которых соединены с шиной подготовки, и щины опро .са и питани , отличающеес тем, что, с целью увеличени быстродействи устройства, в него введены адресные щины и щины предразр да, зар дные и предзар дные и адресные транзисторы, конденсаторы и элементы пам ти, входы которых соединены с истоками соответствующих зар дных транзисторов , стоки и затворы которых подключены соответственно к словарным щинам щинам опроса, выходы элементов пам ти соединены с затворами соответствующих выходных транзисторов и с затворами адресных транзисторов, истоки и стоки которых подключены соответственно к щине нулевого потенциала и к адресным ижнам соединенным с истоками транзисторов предзар да , затворы и стоки которых подключены соответственно к щине предзар да и к щине питани , а конденсаторы включены

между словарной щиной и щиной нулевого потенциала.
2. Устройство дл считывани информации из блока пам ти по п. 1, отличающеес тем, что элемент пам ти содержит

полевой транзистор и конденсатор, первый вывод которого соединен с входом элемента пам ти и с затвором полевого транзистора , второй вывод - со стоком полевого транзистора, исток которого соединен с выходом элемента пам ти.

10

Источники информации, прин тые во внимание при экспертизе

1.IEEE 1. Solid-State Cireuits, 1970, 5, № 5, с. 208-215.

2.Авторское свидетельство СССР

№ 497636, кл. G 11 С 15/00, 30.12.74 (прототип ).