SU746443A1 - Система дл автоматического контрол параметров интегральных схем - Google Patents

Description

Изобретение относитс  к контрольно-измерительной технике, в частности, к системам автоматического контрол  параметров цифровых интетральных схем (ЦИС), в том числе и больших интегральных схем (БИС) в услови х их массового производства, и может использоватьс  дл  автоматического контрол  па раметров интегральных схем с функцией пам т а также дл  .контрол  параметров любых схем содержащих  чейки, требующие одинаковогорежимного обеспечени  и, следовательно, одной программы контрол , таких как многовходовые логические элементы И, НЕ, И-НЕ, ИЛИ, ИЛИ-НЕ и др. Известна система дл  автоматического конт рол  параметров электронных схем, включающа  в себ  управл юшук вычислительную машину , измерительные станций, рабочие посты, дещифратор измерительных станций и блок прерывани  программ 1. Наиболее близкой к преддтагаемой  вл етс  система совмещенного контрол  статических и динамических параметров цифровых интегральных схем и бпльигих интегральных схем. содержаща  управл ющую вьтчислйтеЛьнуи) машину , измерительную станцшо, состо 1цую из коммутадаонной матрицы, блока программируемых ист очников напр жени  и тока, блока измерени , блока сравнени , блока регистров тестовых комбинаций, блока задани  временнь1х интервалов сЬгласук)щёт оустрс йства , блока прерывани  УВМ, регистра готовности измерительной стан101И, и рабочие посты, содержащие коммутатор выводов, подключенный к контактному устройству дл  включени  испытуемой интегральной схемы, устройство управлени  коммутатором вьфодов и регистр готовности рабочего поста 2. При переходе от контрол  одной  чейки к контролю другой, измерительна  ста1гни  обращаетс  к управл ющей вьпшслительной машине дл  получени  команд на соответствующие переключени  в коммутационной матрице . Такой принцип работы возможен при контроле параметров цифровых интегральных схем, состо щих из неодинаковых  чеек, контродь каждой из которых требует своего режимного обеспечени  и, следовательно, индиijiJ8tg 4fa- - J -тт- : ЯЯа-t. ,. e,SS .. „ . - ,-1- jA lkJ:33b .-assss-ruir .ii С , .«-. s ss-:ru Л5 „-Ь , isf гтрол , заложенной видуапьнои програм в пам ти УВМ Недостатками известных систем дл  кон трбл  параметровинтегральных схем  вл ютс  ограниченные функциональные возможности, низка  производительность и значительный объем используемой пам ти УВМ. Цель изобретени  - расширение области применени  и увеличение быстродействи  системы. Поставленна  цель достигаетс  тем, что в ибтему автоматического контрол  параметров интегральных схем, содержащую управл  юи1ую вьГчис ительйуй) Машину, соединенную с измерительным устройством, включающим коммутатор, соединенный первыми входами с выходами блока программируемых источников , вторым входом - со вторым выходом измерени , г tpetbHM входом - с первыми входами блока Сравнени , блока измерени , блока программируемых источнико напр жени  и тока бл а адаки  временных интервалов И первый выходом блока регистро нервьш вход которого подключен к выходу блока сравнени , а второй вход - к первому входу элемента первому выходу блока согласовани , первый вход которого соединен свыходом блока прерывани , второй вход - со вторым выходом блока регистров, а третий 1 ° которого соединен с выходом первого регистр готовности, и несколько автономных каналов измерени  состо щих из .последовательно сое .диненных кнопки Пуск, второго регистра готовности, блока управлени  и второго комм койгрЪго соединены с четверfBiMH входами первого коммутатора, а вторые входьГ  вл ютс  рабочиШГМодами системы, второй вход блока управлени  подключен .к выходу блока регистров, а второй регистр го fbBflbctlTtoeflVffierfс рвы регистром готов ,. ,. ,.,. ,«. V. (« ч ности, введёнь в измерительное устройство ™ёлёкТ6р режимов, состо идай из элемента НЕ -.,.i--.ir-inr--т-1- -г-:--1.-г,-,- --ill --j- --- w TVrT fH t .:..; двух элементов ИЛИ, трех элементов И и триггера, а в каждый кай1н измерени  - . „,..™.,,,.. ..,-,-Ь.,,„„,,,л,«-...-., блок формирователей уровТГеи, дешифратор, формирователь КомШвГ й етчик, выход старш первым вхо дам триггеЪа 11перв6т6элемента И, вторые . J-.«..,,jE«tjW J-..S:4 -- ««4 -J i W fea3 -йхбдьг йоторйх Го;еДи1 Ген|1 с; первым входом блока регистров и вхЩ;ОЙ ;элемента НЕ, вь1 Й1Д kbircpbro подклйадн Через второй элемент ™™ irf1KpiS ffШ элемента ИЛИ, °° 11Тор6ГвШ1ат Ш Шген с вь1хЬдЬм .as,ii..jee..™ib,.,™i.,™,o..,i,ij..-«.-a -it «« iajoa первого элемента И, - со входом aBj«i..- T d8gaE i eitaiaat .aaafl-- EaMateiHaass | ; .V блрка прерыванииТ тахо гтриггера подключен Ш ШГс Г ретьего элемента ЛХ iiMtjSii fc j-.;.- 4j t UJifca6i iijfjV iSivV . .-. -..a.vi5t-| ШЙ 1Гфор1йиТодащ:тГсШ|1НД через .третий элемент И, второй вход кЬторого соединен s:g ig« jaKrt3ar2 i-via;-Kii;«SEa:i te ---.-- - . 3 ,.4 с вторыми входами блока сравнени , второго элемента. И и выходом блока задани  времепных интервалов, третий вход которого подключен к выходу третьего элемента ИЛИ, второй вход которого соединен с первым выходом блока согласовани  и с вторыми входами формировател  команд и счетчика, вь1х6ды которого подютючены через дешифратор к первым входам блока формирователей уровней,соединенного с вторым коммутатором, выход формировател  команд подключен к третьим входам дешифратора и блока формирователей уровней, а третий вход соединен с Четвертыми входами блока формирователей уровней и первым выходом второго регистра готовности. На чертеже показана блок-схема одного измерительного канала. Система содержит управлйюидую вычислительную машину Г, измерительное устройство ГГ и п - индентичных автономных каналов TII измерени : Измерительное устройство tl содержит блок 1 согласовани , блок 2 прерывани , блок 3 регистров, блок 4 программируемых источников напр жени  и тока, блок 5 измерени , блок 6 сравнени , блок 7 задани  временных интервалов , коммутатор 8, селектор 9 режимов, элемент НЕ 10, элемент И 11, элемент И 12, элемент И 13, элемент ИЛИ 14, элемент ИЛИ 15, триггер 16, регистр 17 готовности, элемент ИДИ 18.. Каждый из каналов измерени  содержит коммутатор 19, рабочий вход 20 системы, 21 управлени , формирователь 22 команд блок 23 формирователей уровней, дешифратор 24, счетчик 25, регистр 26 готовности, кнопку 27. Система работает следующим образом. Измерительное устройство Г Г осзществл ет , поочередный (обегающий) опрос регистров 26 готовности, фиксирующих подключение ко входу 20 контролируемой интег.ральной схемы, а управл юща  вычислительна  машина Т, в свою, очередь, производит опрос готовности измерительного устройства 1 Г, посыла  команду опроса через блок 1 согласовани  на вход элемента ИЛИ 18, который не пропускает эту команду до тех пор, пока не взведен регистр 17 сигналом от регистра 26. Как только контролируема  интегральна  схема подключаетс  ко входу 20, оператор, обслуживающий измерительный канал, нажимает кнопку 27 и тем самым взводит регистр 26, который в свою очередь взводит регистр 17. По получении с выхода регистра 17 сигнала готовности элемент ИЛИ 8 пропускает на управл ющую вычислительную машину Т через блок I согласоппии  ком плу опроса готовносги измерительного устройства Т Г, поступившую на его первый вход. По получении сигнала готовности измерительного устройства 1Г, управл юща  вычислительна  маинша I выдает командьт ичерез блок 1 согласовани  осуществл ет распределение информационтюй части команд программы контрол  в соответствующие регистры блока 3. Информационна  часть команды программы содержит данные, необходимые дл  выпОлнени  программы, контрол  параметра, а именно данные 6 величине контрольных и контролируемых сигналов, о величине граничных значений контролируемых параметров, о необходимых переключени х в коммутаторе 8, о времени переходных процессов при контроле параметров, а также данные о режиме работы измерительного устройства II и каналов III измерени .

Из блока 3 цифрова  информаци  в двоимном коде поступает в блок 4, где коды информационной части команд преобразуютс  в выходные напр жени  и токи определенной величины и пол рности, в блок 5, в блок 6, в блок 7, преобразующий двоич11ые коды в аналоговые сигналы, в коммутатор 8, на входы элементов НЕ 10, И 11 и триггера 16 селектора 9, а также на вход блока 21, который по получении этого сигнала разрешает подключение выходов блока 23 через коммутатор 19 к адресным входам контролируемой интегральной схемы БИС. Через коммутаторы 8 и 19 соответствующие выходы блока 4 подключаютс  к требуемым выводам контролируемой интегральной схемы, а также к соответствующим входам блока 23, на выходах которого формируютс  контрольные сигналы низкого ил высокого уровней О и 1 соответственно. Кроме того, через коммутаторы 19 и 8 соответствующие выводы испытуемой интегральной схемы БИС подключаютс  ко входу блока 5. После срабатывани  коммутатора 8 и коммутатора 19 управл юща  вычислительна  машина выдает команду Начало контрол , по по.лучении которой измерительное устройство IT отключаетс  от управл ющей вычислительной мащины, а команда Начало контрол  поступает через элемент ИЛИ 15 на вход блока 7 и в измерительный канал III - на один из входов формировател 22 и вход N - разр дного двоичного счетчика 25. По получении команды Начало контрол  блок 7 формирует временной интервал на установление переходных процессов , формирователь 22 вырабатывает команду на подзар дку внутренних емкостей испытуемой интегральной схемы, котора  через блок 23 разрешает проведение процесса подзар дки , а счетшк 25 формирует адресный код первой контролируемой  чейки интегральной

схемы, который поступает на дешифратор 24, формирующий адресные Ьигналы дл  первой контролируемой  чейки. Эти сигналы с выхода дешифратора 24 посредством блока 23 устанавливают на выводах контролируемой схемы необходимые сигналы управлени , разреша  тем самым доступ к первой  чейке контрол . Результат контрол  с выхода блока 5 поступает на вход блока 6.

По окотиании временного интервала на установление переходных процессов блок 7 форми рует сигнал на разрешение сравнени  в блоке 6 цифрового эквивалента измер емого параметра с его эталонным значением и занесение результата сравнени  в блок 3. Одновременно указанный сигнал с выхода блока 7 поступает через элемент И 13 в измерительный канал 111 на входы N-разр дного счетчика 25 и формировател  22, а также через элемент ИЛИ 15 на вход блока 7.

По получении указанного сигнала счетчиком 25 содержимое последнего увеличиваетс  на единицу , что соответствует установлению кода адреса второй контролируемой  чейки. При этом формирователь 22 вырабатывает сигнал, на проведение подзар дки и запрещает работу дешифратора 24 на врем  подзар дки. По окончации указанного сигнала блок 7 формирует временной интервал на установление переходных процессов дл  контрол  второй  чейки. Измерение параметров второй и последующих  чеек происходит вышеописанным образом.

Информаци  о результатах контрол   чеек пам ти контролируемой интегральной схемы заноситс  из блока 6 в регистры блока 3, где хранитс  до окончани  процесса контрол  всех  чеек.

, Об окончании контрол  параметров последней  чейки интегральной схемы свидетельствует сигнал, установившийс  на выходе последнего ..разр да N-разр дного счетчика 25. Этот сигнал поступает на входы триггера 16 и элемент И 11 селектора 9. Триггер 16 при этом взводитс  и.запрещает тем самым прохождение через элемент И 13 сигналов на повторение контрол , а элемент И 11 пропускает сигнал окончани  контрол  через элемент ИЛИ 14 в блок 2, посредством которого осуществл етс  подключение измерительного устройства II к управл ющей вычислительной машине Т. При этом вс  информаци  о результатах контрол  переписываетс  иэ блока 3 в управл ющую вычислительную мац1ину Г, где осуществл етс  ее обработка.

Таким образом осуществл етс  процесс многократного измерени  параметров без обращени  к управл ющей вьпшслительной машине. Аналогично осуществл етс  контроль параметров любых интегральных схем, состо щих из одинаковых HleeK, требующих одного режимного обеспеченй й,следовательно, одной программы контрол .

Предложенна  система дл  автоматического ко гтрол  параметров ит1тегральных схем более эффектйвна п6 срав||Гёнию с известными. Она обеспечивает высокую производительность контрол  за счет исключени  многократного рбраЩейий к ;утгравл юшей вычислительной машине при контроле параметров одинаковых элементов интегральных схем, требующих одной программы контрол .

Предложенна  система обладает более широкими функциональными возможност ми, поскОлъку она обеспечивает контроль схем, требуюшйх команд на подзар дку внутренних емкостей. Кроме того, и предложенной системе при контроле пораметров ИС, состо щих из одинаковых  чеек, используетс  меньший объем пам ти УВМ, поскольку в программе контрол  исключены команды на переключени  элементов в коммутационной матрице при переходе от контрол  одной  чейки к контролю другой.

Claims (2)

1.Авторское свидетельс1во СССР N 441532, кл. G 05 В 23/02, 971.

2.Богородицкий Л. А. и др.Многопостовой комплекс Электрон-С.Д. - Электронна  промьпнленность , 1975, N 1. с. 24-35 (прототип).