SU847323A1 - Устройство дл контрол параметровэлЕКТРОННыХ CXEM - Google Patents

Description

коммутационной матрицы - без предва-рительного отключени  программных задатчико.в и измерительного блока/ что может вызвать ложные и аварийные режимы работы контролируемой электронной схемы. Например, при контроле микросхем аварийным режимом  вл етс  возникновение обратного напр жени  на выводах контролируемой микросхемы при программных изменени х режима работы программных задатчиков и измерительного блока.

Известно также, что при контроле электрических параметров -электронных схем, например микросхем, некоторые значени  программных задатчиков используютс  многократно по количеству одноименных контролируемых параметров , а режим измерени  не измен етс , измен етс  только состо ние коммутационной матрицы, обеспечивающей последовательный контроль одноименных параметров микросхем. Поэтому обнуление программных задатчиков и измерительного блока и триггеров перед изменением режима контрол  увеличивает число  чеек пам ти, необходимых дл  программы контрол , и ухудшает эффективность использовани  УВМ в системе контрол , а также увеличивает врем  контрол .

Цель изобретени  - повышени е точности и надежности устройства.

Цель достигаетс  тем,что в устройство дл  контрол  параметров электронных схем,содержащее матрицу коммутационных элементов,первые входы которых подключены к выходам соответствую щих триггеров,соединенных одними входами с первыми входами программных задатчиков тока и напр жени  и измерительного блока и подключенных к первому выходу селектора команд, вход которого соЪдинен со входом устройства второй выход - с первыми входами пер вых и вторых элементов ИЛИ, подклю- . ченных вторыми входами через &лок управлени  к третьему выходу селектоpa команд, введены элементы задержки и коммутаторы, каждый из которых подключен информационными входами к выходам соответственно программных задатчиков тока и напр жени  и измерительного блока и выходами - ко вторым входам коммутационных элементов , а первый, второй, третий и четвертый управл ющие входы соединены соответственно с первыми входами первых и вторых элементов ИЛИ, выходом блока управлени  и четвертьгм вьиходом селектора команд, причем вторые входы программных задатчиков тока и напр жени  и измерительного блока соединены через перрые элементы задержки с выходами соответствующих первых эле ментов ИЛИ, а другие входы триггеров подключены через вторые элементы задержки к выходам соответствующих вторых элементов ИЛИ.

На чертеже показана функциональна схема устройства.

Устройство содержит блок 1 управлени , селектор 2 команд (блок согласовани ) , первые 3 и вторые 4элементы ИЛИ,коммутаторы 5 прерывани  св зи, первые б и вторые 7 элементы задержки, триггеры 8, программные задатчики,напр жени  9 и тока lOi (источники программного напр жени  и тока), измерительный блок 11, коммутационные элементы 12., образующие матрицу 13. Каждый коммутатор 5 (блок прерывани  св зи) содержит элемент ИЛИ 14, генератор 15 импульсов прерывани  и ключи 16.

Устройство работает следующим образом.

Перед вводом с УВМ программы контрол  электрических параметров электронных схем производитс  установка в нулевое состо ние сигналом с блока 1 управлени  всех блоков устройства. Дл  этого сигнал с блока 1 управлени  через элементы ИЛИ 14 возбуждает генераторы 15 импульсов (элементы формировани  длительности) прерывани , и ключи 16 размыкаютс , св зь программных источников 10 и измерительного блока 11 с коммутационной матрицей 13 прерываетс . Одновременно сигнал блока 1 управлени  через элементы ИЛИ 3,4 и соответствующие элементы задержки б и 7 поступае на стробирующие входы триггеров 8 и программных источников 9 и 10 и измерительного блока 11, на установочные входы которых с блока 2 согласовани  поступает нулева  информаци , при этом триггеры 8, программны источники 9 и 10 и измерительный блок 11 обнул ютс . После обнулени  вводитс  программа измерени  первого параметра контролируемой электронной схемы следующим образом. По командам с УВМ на соответствующих выходах блока 2 согласовани  по вл ютс  сигналы, выполн ющие следующие операции: информаци  с третьих выходов блока согласовани  в парафазном коде поступает на установочные входы триггеров 8, программных источников йапр жени  9 и тока 10 и измерительного блока 11. Одновременно по вл етс  сигнал на одном из вторых выходов, определ ющий адрес записи информации и поступгиощий через соответствующий элемент ИЛИ 3 и элемент б задержки на стробирующие входы триггеров 8 соответствующей горизонтали коммутационной матрицы 13 или через элемент ИЛИ 4 и элемент задержки 7 на стробирующие входы соответствующего программного источника напр жени  9 и тока 10 или измерительного блока И, при этом происходит запись информации.

Claims (2)

1.Авторское свидетельство СССР № 382092, кл. G 06 F 15/46,1971.

2.Авторское свидетельство СССР 416700, кл. G 06 F 15/46, 1971

(прототип).