SU739568A1 - Device for approximating functions - Google Patents

Device for approximating functions Download PDF

Info

Publication number
SU739568A1
SU739568A1 SU782592311A SU2592311A SU739568A1 SU 739568 A1 SU739568 A1 SU 739568A1 SU 782592311 A SU782592311 A SU 782592311A SU 2592311 A SU2592311 A SU 2592311A SU 739568 A1 SU739568 A1 SU 739568A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
outputs
output
inputs
pulse
Prior art date
Application number
SU782592311A
Other languages
Russian (ru)
Inventor
Юрий Александрович Авах
Владимир Константинович Фатин
Адольф Давидович Цагарели
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU782592311A priority Critical patent/SU739568A1/en
Application granted granted Critical
Publication of SU739568A1 publication Critical patent/SU739568A1/en

Links

Description

1one

Изобретение относитс  к aвtt)мaтикe и вычислительной технике и может быть использовано дл  цифроаналоговой аппроксимации произвольных функций.The invention relates to avttt and computer technology and can be used for the digital-analog approximation of arbitrary functions.

Известно устройство дл  аппроксимации функций, содержащее генератор импульсов , управл емый делитель частоты, реверсивный счетчик результата, дешифратор и блок пам ти 1.A device for approximating functions is known, comprising a pulse generator, a controlled frequency divider, a reversible result counter, a decoder, and a memory block 1.

Недостатком устройства  вл етс  низка  точность аппроксимации быстромен ющихс  функций времени, обусловленна  невысоким быстродействием устройства.The drawback of the device is the low accuracy of approximation of the fast-changing functions of time, due to the low speed of the device.

Известен кусочно-линейный функциональный преобразователь, содержащий делитель частоты, счетчик числа участков, дешифратор , регистр пам ти, реверсивный счетчик, элементы ИЛИ и группы элементов И 2.A piecewise linear functional converter is known that contains a frequency divider, a counter for the number of sections, a decoder, a memory register, a reversible counter, OR elements, and a group of elements of AND 2.

Такой функциональный преобразователь обладает высоким быстродействием, однако отличаетс  сложностью конструктивной реализации .Such a functional converter has a high speed, however, it is characterized by the complexity of the constructive implementation.

Известно также устройство дл  аппроксимации функций, содержащее генератор импульсов , соединенный выходом с управл ющим входом регистра, подключенного информационными входами к первой группеIt is also known a device for approximating functions comprising a pulse generator connected by an output to a control input of a register connected by information inputs to the first group.

ВЫХОДОВ блока пам ти и соединенного выходами с входами выходного цифроаналогового преобразовател  и входами блока пам ти 3.The OUTPUTS of the memory unit and the connected outputs with the inputs of the output D / A converter and the inputs of the memory unit 3.

Это устройство обладает высоким быстро действием и простотой, конструктивной реализации , однако отличаетс  невысокой точностью аппроксимации, обусловленной равномерным характером разбиени  на интервалы аппроксимации аргумента воспроизвоto димых функций.This device has a high speed and simplicity, constructive implementation, however, it is characterized by a low approximation accuracy, due to the uniform nature of the division into approximation intervals of the argument of reproducible functions.

Целью изобретени   вл етс  повышение точности аппроксимации.The aim of the invention is to improve the accuracy of the approximation.

С этой целью в устройство дл  artnpoicсимации функций, содержащее генератор импульсов , блок пам ти, подключенный первой To this end, a device for artnpoix functions simulation, comprising a pulse generator, a memory unit connected first

Claims (3)

15 группой выходов к информационным входам регистра, соединенного выходами с входами выходного цифроаналогового преобра зовател , введены счетчик, элемент задержки и распределитель импульсов, соединен ный выходами с входами блока пам ти и под20 ключенный входом через элемент задержки к выходу перетголнени  счетчика, установочные входы которого соединены с второй группо й выходов блока пам ти, а счетный вход подключен к выходу генератора импульсов. На чертеже изображена структурна  схема устройства; Устройство содержит генератор импульсов 1, подключенный выходом к счетному входу сче тчика 2, выход переполнени  которого через элемент задержки 3 соединен с входом распределител  импульсов 4, подключенного выходами к входам блока пам ти 5. Перва  группа выходов блока пам ти 5 подключена к информационным входам регистра 6, соединенного выходами с входами выходного цифроаналогового преобразовател  7, а втора  группа выходов блока 5 подключена к установочным входам счетчика 1. Устройство дл  аппроксимации функций работает следующим образом. В блок пам ти 5 предварительно записываютс  цифровые коды ординат аппроксимируемой функции и коды приращени  аргумента. В исходном состо нии в регистр 6 записан нулевой код и напр жение на выходе цифроаналогового преобразовател  7 равно нулю, все разр ды счетчика 2 установлены в единичное состо ние (элементы установки узлов устройства в исходное состо ние на чертеже не показаны). , Первый импульс, поступающий с выхода генератора импульсов 1 на счетный вход счетчика 2, в качестве импульса переполнени  проходит через элемент задержки 3 и поступает на вход распределител  4, при этом счетчик 2 обнул етс . Распределитель импульсов 4 с приходом первого импульса на его вход выдает сигНал опроса на первый вход блока пам ти 5, в результате чего код приращени  аргумента с второй группы выходов блока пам ти 5 через установочные входыпоступает в Счётчик 2 и запоминаетс  в нем. Врем  задержки элемента 3 выбрано так, чтобы код интервала аппроксимации поступал на установочные входы счетчика 2 после окончани  импульса переполнени . Одновременно с этим код ординаты аппроксимируемой функции с первой группы выходов блока пам ти 5 переписываетс  в регистр 6. Запись кода в регистр 6 происходит принудительно, без предварительного обнулени  регистра. На выходе преобразовател  7 устанавливаетс  напр жение, соответЬтвующее коду, записанному в регистр 6. Отсчет интервала аппроксимации начинаетс  с приходом второго импульса от генератора 1 на счетный вход счетчика 2 и заканчиваетс  выходом импульса переполнени  с этого счетчика. В течение этого времени напр жение на выходе цифроаналогового преобразовател  7 остаетс  посто нным . Длительность интервала аппроксимации определ етс  кодом приращени  аргумента , записанного из блока пам ти 5 в счетчик 2. Второй импульс переполнени , пройд  через элемент задержки 3, поступает в распределитель 4, который выдает сигнал опроса на следующий вход блока пам ти 5. При этом в счетчик 2 записываетс  код очередного приращени  аргумента, а в регистре 6 замен етс  код ординаты аппроксимируемой функции. После замены содержимого регистра 6 на выходе цифроаналогового преобразовател  7 устанавливаетс  напр жение , соответствующее новому значению функции , а счетчик.2 начинает отсчет следующего интервала аппроксимации. Аналогично устройство работает на последующих интервалах аппроксимации, при этом коды приращений аргумента и значений ординат функций задаютс  в результате последовательной подачисигналов опроса , на соответствующие входы блока пам ти 5. Преимуществом данного устройства по сравнению с прототипом  вл етс  более высока  точность воспроизведени функций, обусловленна  неравномерным характером разбиени  на интервалы аппроксимации аргумента функций. Формула изобретени  Устройство дл  аппроксимации функций, содержащее генератор импульсов, блок пам ти , подключенный первой группой выходов к информационным входам регистра, соединенного выходами с входами выходного цифроаналогового преобразовател , отличающеес  тем, что, с целью повыщени  точности аппроксимации, оно имеет счетчик , элемент задержки и распределитель импульсов , соединенный выходами с входами блока пам ти и подключенный входом через элемент задержки к выходу переполнени  счетчика, установочные входы которого соединены с второй группой выходов блока пам ти, а счетный вход подключен к выходу генератора импульсов. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 451989, кл. G 06 F 1/02, 1973. 15, a group of outputs to the information inputs of the register connected by the outputs to the inputs of the output digital-to-analog converter, a counter, a delay element and a pulse distributor connected by the outputs to the inputs of the memory block and connected by an input through the delay element to the counter over-charging output, the setting inputs of which are connected from the second group of outputs of the memory unit, and the counting input is connected to the output of the pulse generator. The drawing shows a block diagram of the device; The device contains a pulse generator 1 connected by an output to the counting input of counter 2, the overflow output of which is connected to the input of the pulse distributor 4 connected to the inputs of memory 5 through the delay element 3. The first group of outputs of memory 5 is connected to the information inputs of the register 6 connected by the outputs to the inputs of the output digital-to-analog converter 7, and the second group of outputs of the block 5 is connected to the installation inputs of the counter 1. The device for approximating the functions works as follows ohm In memory block 5, the digital ordinates of the approximated function and the increment codes of the argument are pre-recorded. In the initial state, the zero code is written to the register 6 and the output voltage of the digital-to-analog converter 7 is zero, all bits of the counter 2 are set to one (elements of the installation of the device nodes to the initial state are not shown in the drawing). The first pulse from the output of the pulse generator 1 to the counting input of counter 2, as an overflow pulse, passes through the delay element 3 and enters the input of the distributor 4, while the counter 2 is zeroed. The pulse distributor 4, with the arrival of the first pulse at its input, issues a polling signal to the first input of memory 5, as a result of which the increment code of the argument from the second group of outputs of memory 5 through the installation input enters and is stored in Counter 2. The delay time of element 3 is chosen so that the code of the approximation interval enters the installation inputs of counter 2 after the completion of the overflow pulse. At the same time, the ordinate code of the approximated function from the first group of outputs of the memory block 5 is rewritten into register 6. Writing the code in register 6 occurs forcibly, without first zeroing the register. The output of the converter 7 is set to the voltage corresponding to the code recorded in register 6. The approximation interval begins with the arrival of the second pulse from generator 1 to the counting input of counter 2 and ends with the output of the overflow pulse from this counter. During this time, the voltage at the output of the digital-to-analog converter 7 remains constant. The duration of the approximation interval is determined by the increment code of the argument recorded from memory 5 to counter 2. The second overflow pulse, passed through delay element 3, enters distributor 4, which outputs a polling signal to the next memory 5 input. 2, the code of the next increment of the argument is written, and in register 6, the ordinate code of the approximated function is replaced. After replacing the contents of register 6, the output voltage of the D / A converter 7 is set to the voltage corresponding to the new value of the function, and the counter 2 starts counting the next approximation interval. Similarly, the device operates at subsequent approximation intervals, while the increment codes of the argument and the values of the ordinate functions are set as a result of sequential polling signals, to the corresponding inputs of the memory block 5. The advantage of this device compared to the prototype is a higher accuracy of the functions, due to the uneven nature splitting into intervals of approximation of the function argument. Apparatus for approximating functions, comprising a pulse generator, a memory unit connected by a first group of outputs to information inputs of a register connected by outputs to inputs of an output digital-to-analog converter, characterized in that, in order to improve the accuracy of approximation, it has a counter, a delay element and a pulse distributor connected by outputs to the inputs of a memory unit and connected by an input through a delay element to an overflow output of the counter, the installation inputs of which connect with the second group of outputs of the memory block, and the counting input is connected to the output of the pulse generator. Sources of information taken into account in the examination 1. USSR author's certificate number 451989, cl. G 06 F 1/02, 1973. 2.Авторское свидетельство СССР по за вке № 2472612/18-24, кл. G 06 F 15/20 1977.. .., , , 2. USSR author's certificate for application No. 2472612 / 18-24, cl. G 06 F 15/20 1977 .. ..,,, 3.Авторское свидетельство СССР по за вке № 2492858/18-24, кл. G 06 J 3/00, 1977 (прототип).3. USSR author's certificate for application number 2492858 / 18-24, cl. G 06 J 3/00, 1977 (prototype). VV VV
SU782592311A 1978-03-20 1978-03-20 Device for approximating functions SU739568A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782592311A SU739568A1 (en) 1978-03-20 1978-03-20 Device for approximating functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782592311A SU739568A1 (en) 1978-03-20 1978-03-20 Device for approximating functions

Publications (1)

Publication Number Publication Date
SU739568A1 true SU739568A1 (en) 1980-06-05

Family

ID=20754303

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782592311A SU739568A1 (en) 1978-03-20 1978-03-20 Device for approximating functions

Country Status (1)

Country Link
SU (1) SU739568A1 (en)

Similar Documents

Publication Publication Date Title
US3942173A (en) Offset error compensation for integrating analog-to-digital converter
SU739568A1 (en) Device for approximating functions
US3623073A (en) Analogue to digital converters
US3573797A (en) Rate augmented digital-to-analog converter
SU1441323A2 (en) Digital voltmeter
RU2023302C1 (en) Functional converter
SU794628A1 (en) Function generator
SU962821A1 (en) Digital register of pulse signal shape
SU828391A1 (en) Device for controllable delay of pulses
SU1019466A1 (en) Device for function generating of frequency signals
US3470387A (en) Digitally expanding decoder for pulse code modulation systems
SU1267618A1 (en) Adaptive multichannel tracking analog-to-digital converter
RU2037190C1 (en) Multichannel system for recording physical quantities
SU1238242A1 (en) Vernier digital-to-time interval converter
SU960838A1 (en) Function converter
SU957230A1 (en) Function generating device
RU2018948C1 (en) Monotonic function approximator
SU813466A1 (en) Function generator
SU949803A2 (en) Device for converting parallel code to pulse repetition frequency
SU911453A1 (en) Time interval measuring device
SU894737A1 (en) Device for reproducing variable-in-time coefficients
SU892709A1 (en) Amplitude-time quantizer
SU843218A1 (en) Digital code-to-time interval converter
SU960843A1 (en) Entropy determination device
SU836637A1 (en) Logarithmic analogue-digital converter