Claims (2)
Из известных устройств аналогичного назначени наиболее близким к изобретению вл етс логарифмический аналого-цифровой преобразователь, (АЦП), содержащий соединенные последовательно усилитель, компаратор, одновибратор и блок цифровой индикации , между инвертирующим входом и выходом усилител включен интегрируюпщй конденсатор, инвертирующий вход уси ,лител через соединенные последова тельно первый ключ и масштабный резистор подключен ко входу логарифмического АЦП, между инвертирующим входом и выходом усилител включены соединенные последовательно разр дный резистор и разр дный ключевой элемент , инвертирующий вход усилител через второй ключ подключен к шине нулевого потенциала, неинвертирующий вход через запоминающий элемент - к шине нулевого потенциала, выход компаратора через третий ключ соединен с неинвертирующим входом усилител , генератор опорной частоты, первый выход которого через модул тор подключен к дополнительному входу усилител , второй выход - ко второму входу блока цифровой индикации, выход компаратора подключен к управл ющим входам модул тора и разр дного ключевого элемента, выход генератора тактовых :импульсов соединен со входом блока (Синхронизации, первый выход которого подключен к управл ющему входу первого ключа и к дополнительному управл ющему входу разр дного ключевого элемента, второй выход блока синхронизации присоединен к управл ющим входам второго и третьего ключей, тре тий выход блока синхронизации соединен с третьим входом блока цифровой индикации, источник опорного напр жени 2 . Это устройство характеризуетс малой линейностью преобразовани и ограниченной чувствительностью. Целью изобретени вл етс повышение чувствительности и увеличение линейности преобразовани . Предложенный логарифмический АЦП отличаетс от известного тем, что в него введен коммутатор, выход которого соединен со вторым входом компа ратора, первый информационный вход с источником опорного напр жени , а второй информационный вход -с шиной ну левого потенциала,а управл юсдай вход коммутатора - с первым выходом блока синхронизации. Функциональна схема предложенног логарифмического АЦП изображена на чертеже. Он содержит масштабный резистор 1 первый, второй и третий ключи 2,3 и 4, разр дный резистор 5, интегрирующий конденсатор 6, усилитель 7, запоминающий элемент 8, разр дный ключ вой элемент 9, модул тор 10, компара тор 11, коммутатор 12, генератор опо ной частоты 13, одновибратор 14, бло цифровой индикации I5, генератор так товых импульсов 16, блок синхронизации 17, источник опорного напр жени 18 и шину нулевого потенциала 19. АЦП работаетследующим образом. Цикл работы АЦП состоит из трех равных по времени тактов. В первом такте преобразовани сиг налами с блока синхронизации 17 разомкнуты второй и третий ключи 3 и 4 замкнут первый ключ 2, а коммутатор 12 установлен в положение, при котором выход источника опорного напр же ни 18 подключен ко второму входу ко паратора 11. Входной сигнал с входа 20 через резистор 1 поступает на вход усилител 7 и интегрируетс на конденсато ре 6. Последний зар жаетс до напр жени источника опорного напр жени 18, причем пр мо пропорционально величине входного сигнала и обратно пропорционально посто нной времени интегрирующей цепи, образованной резистором I и конденсатором 6. При этом разр дный ключевой элемент 9 разомкнут . В момент когда напр жение на конденсаторе 6 (соответственно, на выходе усилител 7) превысит величину потенциала источника опорного напр жени 18, компаратор 11 своим выходным сигналом одновременно замкнет разр дный ключевой элемент 9, разрещит прохождение сигнала от генератора 13 через модул тор 10 и установит одновибратор 14 в состо ние начала преобразовани . ПОСКОЛЬКУ разр дный ключевой элемент 9 замкнут, то на выходе усилител 7 формируетс убывающее напр жение экспоненциальной формы, определ емое временем разр дка конденсатора 6 через резистор 5 и ключевой элемент 9. В момент когда убывающее напр жение на выходе усилител 7 будет равно или меньше величины потенциала источника опорного напр жени 18, компаратор 11 своим выходным сигналом одновременно разомкнет ключевой элемент 9 и запретит прохождение сигнала через модул тор 10. Поскольку ключевой элемент 9 разомкнут , то снова будет зар жатьс конденсатор 6, и все процессы повтор тс . Поэтому; на выходе компаратора .11 будет частотна последовательность импульсов, продолжающа с на прот жении времени первого такта. Частота этой. последовательности пр мо пропорциональна логарифму преобразуемого входного сигнала и обратно пропорциональна разр дной времени цепи, образованной конденсатором 6 и резистором 5. Одновибратор 14 возвратитс в исходное состо ние, отмеча конец преобразовани в каждый момент повторного замыкани ключевого элемента 9. Врем от начала до конца преобразовани будет заполнено частотой от генератора 13. Блок цифровой индикации 15 зафиксирует результат преобразовани (возможна запись в этом блоке частоты на прот жении всего первого такта). Во втором такте индикации осуществл етс индикаци результатов в блоке цифровой индикации 15. Влок синхронизации 17 формирует сигналы, которые размыкают ключ 2, ключевой элемент 9, а коммутатор I2 устанавливают в положение, при котором второй вход компаратора 11 оказываетс подключенным к шине нулевого потенциала 1 Кроме того, замыкаютс ключи 3 и 4. На запоминающем элементе 8 происходит запоминание напр жени дрейфа н л усилител 7 и компаратора 1I с точностью до произведени их коэффициентов передачи. В такте преобразовани из общего напр жени (измер емое напр жение плюс напр жение дрейфа) вычитаетс напр жение дрейфа нул . В подготовительном такте (третий такт) устанавливаетс в исходное.со сто ние блок цифровой индикации 5. Таким образом, предложенный лога рифмический АЦП приобретает повышен ную чувствительность и линейность преобразовани . Формула изобретени Логарифмический аналого-цифровой преобразователь, содержащий соединенные последовательно усилитель, компаратор, одновибратор и блок цифровой индикации, между инвертирующим входом и выходом усилител включен интегрирующий конденсатор, инвертирующий вход усилител через соеда нен ные последовательно первый ключ и масщтабный резистор подключен ко входу логарифмического аналого-цифро вого преобразовател , между инвертирующим входом и выходом усилител включены соединенные последовательно разр дный резистор и разр дный ключевой элемент, инвертирующий вход усилител через второй ключ подключен к шине нулевого потенциала, неин вертирующий вход усилител через запоминающий элемент присоединен к и не нулевого потенциала, выход кокпйратора через третий ключ срединси с неинвертирующим входом усилител , re нератор опорной частоты, первый йыход которого через модул тор поДкЛ чен к дополнительному входу усилиТйл , второй В1ЛХОД генератора опорной частоты присоединен ко второму входу блока цифровой индикации, выход компаратора подключен к упраЬл Ю1ф1М входам модул тора и разр дного ключевого элемента, выход генератора тактовых импульсов соединен со входом блока синхронизации, первый выход Которого подключен к управл ющему входу первого ключа и к дополнительному управл ющему входу разр дного ключ вого элемента, второй выход блока синхронизации присоединен к управл ющим входам второго и третьего кличей, третий выход блока синхронизации сое динен с третьим входом блока цифро вой индикации, источник опорного йапр жени , отличающийс тем, что, с целью повышени чувствительности и увеличени линейности рб образовани , в него введен коммутатор, причем выход коммутатора соединен со вторым входом компаратора, первый информационный вход подключен к источнику опорного напр жени , второй информационный вход - к шине ну левого потенциала, а управл ющий вход первому выходу блока синхронизации. Источники информации, прин тые во внимание при экспертизе 1.Смолов В.Б. и др. Полупроводиковые кодирующие и декодиру|Ьщие реобразователи напр жений. М., Эмё1 и , 1967, с.283-285, рис. 3-5. Of the known devices of similar purpose, the closest to the invention is a logarithmic analog-to-digital converter (ADC) containing a series-connected amplifier, comparator, one-shot and digital display unit, between the inverting input and the output of the amplifier is an integrated capacitor that inverts the input of the WSI, L through connected in series, the first switch and the large-scale resistor are connected to the input of the logarithmic ADC, and the connection between the inverting input and the amplifier output is included serially connected bit resistor and bit key element, the inverting input of the amplifier through the second switch is connected to the zero potential bus, the non-inverting input through the storage element to the zero potential bus, the output of the comparator through the third switch is connected to the non-inverting input of the amplifier, the reference frequency generator, the first the output of which is connected via the modulator to the auxiliary input of the amplifier, the second output to the second input of the digital display unit, the output of the comparator is connected to the control inputs of the modulator the puller and the bit key element, the output of the clock generator: pulses are connected to the block input (Synchronization, the first output of which is connected to the control input of the first key and to the auxiliary control input of the bit key element, the second output of the synchronization block is connected to the control inputs the second and third keys, the third output of the synchronization unit is connected to the third input of the digital indication unit, the source of the reference voltage 2. This device is characterized by low conversion linearity and limited sensitivity. The aim of the invention is to increase the sensitivity and increase the linearity of the transformation. The proposed logarithmic ADC differs from the well-known one in that it includes a switch, the output of which is connected to the second input of the comparator, the first information input with the reference voltage source, and the second information input with the zero potential bus, and control the input of the switch with the first output of the sync block. Functional diagram of the proposed logarithmic ADC is shown in the drawing. It contains the scale resistor 1, the first, second and third keys 2, 3 and 4, the discharge resistor 5, the integrating capacitor 6, the amplifier 7, the storage element 8, the discharge key 9, the modulator 10, the comparator 11, the switch 12 , a frequency generator 13, a one-shot 14, a digital indication block I5, a clock pulse generator 16, a synchronization unit 17, a reference voltage source 18 and a zero potential bus 19. The ADC operates as follows. The work cycle of the ADC consists of three equal time cycles. In the first conversion cycle, the second and third keys 3 and 4 are closed by the first key 2, and the switch 12 is set to a position in which the output of the reference voltage source 18 is connected to the second input to the parator 11. The input signal the input 20 through the resistor 1 is fed to the input of the amplifier 7 and is integrated on the capacitor 6. The latter is charged to the voltage of the source of the reference voltage 18, and is directly proportional to the input signal and inversely proportional to the time constant of the integrator the main circuit formed by the resistor I and the capacitor 6. At the same time, the discharge key element 9 is open. At the moment when the voltage on the capacitor 6 (respectively, at the output of amplifier 7) exceeds the potential of the source of the reference voltage 18, the comparator 11 will simultaneously close the discharge key element 9 with its output signal, allow the signal from the generator 13 to pass through the modulator 10 and set one-shot 14 to the start state of the conversion. AS the bit key element 9 is closed, then at the output of the amplifier 7 a decreasing voltage of exponential form is formed, determined by the time of discharge of the capacitor 6 through the resistor 5 and the key element 9. At the moment when the decreasing voltage at the output of the amplifier 7 is equal to or less than potential source of the reference voltage 18, the comparator 11 with its output signal simultaneously opens the key element 9 and prevents the signal from passing through the modulator 10. As the key element 9 is open, the charge will again be press the capacitor 6, and all the processes are repeated. Therefore; at the output of the comparator .11, there will be a frequency sequence of pulses lasting for the time of the first cycle. The frequency of this. the sequences are directly proportional to the logarithm of the input signal being converted and inversely proportional to the discharge time of the circuit formed by capacitor 6 and resistor 5. Single-oscillator 14 will return to its original state, marking the end of the conversion at each re-closure moment of the key element 9. Time from the beginning to the end of the conversion filled with the frequency from the oscillator 13. The digital display unit 15 will record the result of the conversion (it is possible to record the frequency in this block during the entire first cycle). In the second cycle of the display, the results are displayed in the digital display unit 15. The synchronization block 17 generates signals that open the key 2, the key element 9, and the switch I2 is set to the position where the second input of the comparator 11 is connected to the zero potential bus 1 Except In addition, the keys 3 and 4 are closed. On the storage element 8, the voltage of the drift n l of amplifier 7 and comparator 1I is memorized up to the product of their transmission coefficients. In the conversion cycle, the total voltage (measured voltage plus drift voltage) is subtracted from the zero voltage drift. In the preparatory cycle (the third cycle), the digital display unit 5 is installed in the initial state. Thus, the proposed log rhymic ADC acquires an increased sensitivity and linearity of the conversion. A logarithmic analog-to-digital converter containing an amplifier, a comparator, a single vibrator and a digital display unit connected in series, an integrating capacitor is connected between the inverting input and the amplifier output, the inverting input of the amplifier connected via a first switch to the logarithmic analog input a digital converter; between the inverting input and the output of the amplifier, a series-connected discharge resistor and the bit key element, the inverting amplifier input through the second switch is connected to the zero potential bus, the non-rotating amplifier input through the storage element is connected to the non-zero potential, the cockpitrator output via the third middle switch with the non-inverting amplifier input, the reference frequency generator, the first output of which through the modulator, it is connected to the auxiliary amplification input, the second V1LKHOD of the reference frequency generator is connected to the second input of the digital display unit, the comparator output is connected to the control LL S1f1M inputs of the modulator and the bit key element, the output of the clock generator is connected to the input of the synchronization unit, the first output of which is connected to the control input of the first key and to the auxiliary control input of the discharge key is connected to the control the third and third call inputs, the third output of the synchronization unit is connected to the third input of the digital indication unit, the source of the reference voltage, characterized in that, in order to increase the sensitivity spine and increasing linearity RB form, it introduced a switch, wherein the switch output is connected to the second input of the comparator, a first data input connected to a source of reference voltage, a second data input - to a tire zeroth potential, and a control input of the first output of the synchronization unit. Sources of information taken into account in the examination 1. Smolov VB et al. Semiconductor encoding and decoding | bw voltage transformers. M., Eme1 and 1967, pp. 283-285, fig. 3-5
2.Авторское свидетельство по за ве № 2683267/18-24,кл. G 06Q 7/24, 1978(прототип).2.Certificate of certificate according to Vee No. 2683267 / 18-24, cl. G 06Q 7/24, 1978 (prototype).