SU738184A2 - Устройство синхронизации адаптивной системы св зи - Google Patents

Description

(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ АДАПТИВНОЙ Изобретение относитс  к многокана ъ ным системам св зи и предназначено дл  работы в адаптивных системак передачи дискретной информации. По основному авт. св.. NJ 566372 известно устройство синхронизации адаптивной системы св зи Щ , содержащее фильтр тактовой частоты, подключенный входом к блоку высокой и промежу- точной частоты, а выходом через, первый, и второй ключевые блоки - к входам блоков сравнени , другие входы которых соединены с формирователем эталонного напр жени . Вьссод первого блока сравнени  подключен к синхронизируемому входу рзаспределител  импульсов и к входу реле времени через элемент ИЛИ, а к первому входу триггера - непосредственно. Выход второго блока сравнени  подсоединен к второму входу элемента ИЛИ через блок задержки и к второму входу реле времени непосредственно. Выход реле времени подключен к второму входу триггера, выходы которого соединены с управл ющими СИСТЕМЫ СВЯЗИ чвходами ключевых блоков. Распределитель импульсов входом подключен к выходу Генератора опорной частоты, а выходом :к дешифратору кокаднд, вход которого соединен с входами фильтра тактовой частоты. и деши4ратора информации, а выход - со вторым входом триггера и синхронизиру емым входом дополнительного распределител , соединенного также с генератором опорной частоты и дешифратором информации . Недостатком известного устройства  вл етс  отсутствие необходимой помехоустойчивости и точности синхронизации. Цель изобретени  - повышение помехоустойчивости и точности синхронизации. Дл  этого в устройство синхронизации адаптивной системы св зи по авт, св. № 566372, содержащее распределитель импульсов, один из входов которого подключен к выходу фильтра тактовой часто- ты, а другой - к генер)атору опорной чдстоты , а также деигнфр-чтор команд, дог.оп ительный распределитель, первый м .

второй ключевые блоки, первый и второй блоки сравнени , формироватеть этапонИог р напр жени , триггер, реле времени, блок задержки и элемент ИЛИ, введены блок коррекции, блок управлени  и блок j преобразовани . При этом выкод элемента ИЛИ через блок коррекции подключен ко второму В5СОДУ распределител  импульсов , дополнительный выход генератора. опорной частоты - к дополнительному10

входу блока высокой и промежуточной частоты, а через блок управлени  - к дополнительным входам фильтра тактовой часто ты, первого и второго ключевых блоков, блока коррекции и ко входу блока преоб- 15 разЬЁШй , выход которого подсоединен к другому д ополнительному входу фильтра тактовой частоты.

На чертеже представлена структурна  электрическа а схема предложенного уст- 20 ройства.

Устройство синхронизации адаптивной системы св зи содержит фильтр 1 такго- вой частоты, в состав которого вход т

ёлок 2 записи, блок 3 пам ти, блок 4 25 счйтыванй /сумматор 5 и буферный регистр 6 сдвига,, Вход фильтра 1 тактовой частоть подключен к блоку 7 высокой и промежуточной частоты, который образован последовательно включенными линей- 30 ным.. радиотрактом В, блоком канальных фильтров 9 и аналого-цифровым преобразователем 1О. Выход фильтра 1 т.актовой Частйты подключен через первый 11 и второй 12 ключевьш блоки к входам первого 35 13 и второго 14 блоков сравнени , ДРУгие входы которых соединены с формирователем 15 эталонного напр жени . Выход первого блока 13 сравнени  подключен к синхронизируемому входу распреде- 40 лисел  16 импульсьв и к входу реле 17 времени через элемент ИЛИ 18, а к пер вому входу триггера 19 непосредственно. Выход второго блока 14 сравнени  14 подключен к второму Входу элемента ИЛИ 18 через блок 20 задержки и непосредст вёвпб ко второму входу репе 17 времени, выход которого подсоединен ко второму входу триггера 19. Bbixoh этого тригге jSaсбедшен с управл ющими входами клю-50 чевых блоков 11 и 12. Распределитель 16 импульсов подключен к выходу генератора 21опорной частоты , а выход расгфеделител  - к дешифратору 22 команд, вход которого соединен с входами фильт- 5, ра 1 тактовой частоты и дешифратора 23 информации. Выход деши эатора 22 команд ШЩйнён со вторым входом триггера 19

.и синхронизируемым входом дополнительного распределител  24, подключенного к генератору 21 опорной частоты и дешифратору 23 информации. Выход элемента ИЛИ 18 подключен через блок 25 коррекции ко второму входу распределител  16 импульсов. Дополнительный вь(ход генератора 21 опорной частоты подключен к дополнительному входу блока 7

высокой и промежуточной частоты, а через блок 26 управлени  - к дополнительным входам фильтра 1 тактовой частоты 1, ключевых блоков 11 и 12, блока 25 коррекции и ко входу блока 27 преобразовани , выход которого подключен к другому .дополнительному входу фильтра тактовой частоты.

Устройство работает следующим образом .

Входной сигнал адаптивной системы св зи, состо щий И1з совокупности команд и информационных посылок (режиму передачи информации всегда предшествует обмен командами, которые могут быть Перданы с по мощью многочастотного составного сигнала), поступает в блок 7 вь сокой и промежуточной частоты, где проходит обработку в линейном радиотракте .8, кабальных фильтрах .и аналого-цифрово преобразователе 10. В аналого-цифровом преобразователе 10 выполн етс  квантование огибающей входного сигнала. Ра ,ботрй аналого-цифрового преобразовател  1О управл ет генератор 21 опорной частоты , задающий частоту дискретизации входного сигнала. Таким образом, на выходе аналого-цифрового преобразовател  10 формируетс  последовательность чисел отражающих значени  огибающей напр |женИ  на выходе кайфого из канальных .1фильтров 9 в момент.ы .дискретизации.

Значени  огибающей с выхода аналогоцифрового преобразовател  10 поступают через блок,2 записи в блок 3 пам ти. Записью значений огибающей управл ет блок 26.. Емкость блока 3 пам ти определ етс  ДПИТёЛьностью Существовани  сйгнаЛй, используемого дл  синхронизации . Например, если дл  синхронизации адаптивной системы св зи используют комбинацию из п информационных символов , то блок 3 пам ти должен вместить значени  отсчетов огибающей входного сигнала, следующих с частотой дискретизаций , на прот жении п символов . Перед началом интервала времени, соответст1вующёго приходу первого зна . чени  огибающей сигнала, относ щегос  к п + 1 символу, первое значение . символа стираетс  из блока 3 пам ти. Интервал существовани  сигнала Т, соответствующий передаче одного информационного символа (нул  или единицы ), в процессе дискретизации оказьь. ваетс  разбитым на к подынтервалов. Величина к определ етс  прин той часдотой дискретизации котора  должна быть выбрана с учетом возможности во становлени  сигнала, подвергнутого дискретизации (частота дискретизации превышает 2F , где F - наивысша  спектра на  составл юща  сигнала) и с учетом требуемой точности синхронизапий, так как положение интервала существовани  сигнала после его дискретизации мокет быть ойределено с точностью Т/2к Структура сигнала, используемого дл  синхронизации, выбираетс  таким образом чтобы сложение значений огибающей сиг нала в соответствии со структурой сигйа ла давало  рко выраженный максимум в соверщенно определенный момент-времен на интервале существовани  информационного символа. Вьщвление такого максимума на прот жении п символов, из которык состоит сийхронизирующа  комбинаци , повыщает веро тность правильного определени  положени  максимума , а следовательно, положение начала и конца интервала Т , которые заранее не избестны, известны лишь величина интервала Т и структура сигнала синхронизации . В конце каждого интервала Т значени  огибающей, хран щиес  в блоке 3 пам ти, считываютс  с помощью блока 4 считывани  4, работой которого управл ет блок 26 управлени  через блок 27 преобразовани . Счетывание производитс  К раз в соответствии с выбранной на данный период времени структурой сигнал синхронизации. Каждый раз мен етс  предполагаемое начало отсчета: сначала предполагают началом интервала подынтервал, затем 2-й, 3-й ... и к -и. ПриКаждом из к считываний последовательность значений огибающей из блока 3 пам ти поступает на сумматор 5 и затем в буферный регистр 6 сдвига. Каждое последующее значение огибающей поступает на первый вход сумматора 5 и и нем складываетс  с суммой пре- дьщущих значений, котора  хранитс  в .буферном регистре 6 и поступает на вто рой вход сумматора 5. После того, как

Claims (1)

1. 738184 Г5)осуммированы значени  огибающих, .относ шиес  к исследуемому интервалу длительностью п-Т , peaynefaT у мировани ;, оказавшийс  в буферном регистре 6 сдвига 8, сравниваетс  с установленным порогом. Определение момента сравнени  происходит по сигналам от бло:ка 26 управлени , который управл ет тактовым входом буферного регистра 6 сдвига и воздействует в нужные момент: времени на вторые управл ющие входы первого и второго ключевых блоков Ц и 12. Ключевые блоки 11 и 12 открыты, если на обоих управл ющих входах этих блоков присутствуют необходимые напр жени . В исходном положении устройства в состо нии готовности находитс  первый ключевой блок 11, а второй ключевой блок 12 закрыт с помощью одного из управл ющих напр жений от триггера 19. Сигналы, поступающие с выхода блока 26 управлени  ко вторым управл ющим входам ключевых блокЬв 11 и 12, открывают первый ключевой блок 11, через который -проходит результат суммировани  из буферного регистра 6 сдвига на первый блок 13 сравнени . Операци  сравнени  выполн етс  к раз в конце каждого интервала Т . Как только зЬачение числа в буферном регистре 6 сдвига превысит значение минимального порога, вырабатываемого .формирователем 15 эталонного напр жени , сигнал обнаружен. Значение мйнитльного пброга определ етс  в зависимости от чувствительности приемного стройстйа, разрешающей спо- собности дешифраторов и длины синхронизирующей комбинации ( п ). При превышении значени  минимального порога на входе первого блока.13 сравнени  формируетс  импульс напр жени , который, пройд  черезэлемент ИЛИ 18, запускает реле 17 времени и через блок 25 коррекции осуществл ет коррекцию 4йзы распределител  16 импульсоб . Однорременно с этим импульс напр жени  с выхода рервогр блока сра&ени  ставит триггер 19 в положение, при котором первый ключевой блок 11 оказываетс  закрытым, а второй ключевой блок 12 подготавливаетс  к открыванию при помощи напр жений, воздействующих на первые входь ключевых блоков . Блок 25 коррекции служит дл  определени  положени  импульса коррекции в зависимости от того, на каком из к считываний прюизс ило превышение порога И, следовательно, какой из к подынтервалов Т следует считать первым. Второй вход блока коррекции св зан с блоком 26 управлени , и нанего поступают сигналы, содержащие сведени  о том, какой из подынтервалов анализируетс . В случае правильного приема команды на выходе дешифратЬра 22 команд форми руетс  сигнал команда прин та , которы . используетс  дл  Коррекции фазы дополнительного распределител  24, обеспечивающего работу деши4ратора 23 информации . Одновременно с коррекцией фазы дополнительного распределител  24 им пульсом команда прин та триггер 19 ставитс  в исходное положение, при котором первый ключевой блок 11 подго- тавливаетс  к открыванию, а второй ключевой блок 12 закрываетс . ЕСЛИ декодировани  кокшнды не произойдет , возвращение .устройства в исходное положение производитс  с помощью сигнала от реле 17 времени, который ставит триггер 19 в исходное положение по истечении интервала времени, отведен ного на дешифрование команды. .Если в течение времени, когда дешифратор 22 зан т анализом сигнала, вызвавшего превышение минимального .порот га срабатывани  порл блоке 13 сравнени ), на вход устройства проходит другой сигнал, от воздействи  которо го формируетс  суммарное значение огибающей в буферном регистре 6 сдвига, превышающее порогое значение пор2 ( пор ), в этом случае происходит повторна  коррекци  распределител  16 прежде, чем закончитс цикл работы дешифратора 22 команд. Результат суммировани  с буферного регистра сдвига открытый второй ключевой блок 12 поступает на второй блок 14 сравнени . При превышении порога 2.пор г на.выходе второго блока сравнени  формируетс  импульс напр жени , который сбрасывает 17 времени в исходное положение . и через блок 20 задержки поступает на элемент ИЛИ 18. Импульс напр жени  на выходе лемента ИЛИ 18 через блок 25 коррекии производит новую коррекцию фазы аспределител  16, Начина  с этого момента , в дешифраторе 22 команд веетс  анализ нового сигнала, ЕЗлок 20 адержки введен в устройство дл  обеспечеи  надежной установки реле времени в наальное положение. Величина задержки выбиаетс  меньше длительности интервала меж.у операци ми сравнени , Все устройство возвращаетс  в исход- нов положение либо после по влени  сиг нала команда прин та, которым одновре- Менно осуществл ютс  коррекци  фазы дополнительного распределител  24 и установк,а триггера 19 в исходное поло .жение, либо по истечении интервала времени, отводимого на отбраковку ложного сигнала, по команде от реле времени . Формула изобретени  Устройство синхронизации адаптивной системы св зи по авт. св. № 566372, отл VI ч а ющеес  тем, что, с целью повьпиени  помехоустойчивости и точности синхронизации, введены блок коррекции, блок управлени  и блок преобразовани , причем выход элемента ИЛИ через блок коррекции подключен ко второму входу распределител  импульсов, а дополнительный выход генератора опорной частоты подключен к дополнительному ВХОДУ блока высокой и промежуточной частоты, а через блок управлени  - к дополнительным входам фильтра тактовой частоты, первого и второго ключевых блоков, блока коррекции и ко входу бло- ка преобразовани , выход которого подключен к другому дополнительному входу фильтра тактовой частоты. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 566372, м. Н 04 Т 3/06, 1975 (прототип).