SU843281A1 - Устройство дл приема сигналов кодаМОРзЕ - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ КОДА МОРЗЕ

второму входу второго блока пам ти и первым входам третьего блока пам ти и селектора посылок, второй вход которого соединен с выходом преобразовател  временной интервал-код и вторым входом третьего блока пам ти, а выход второго блока пам ти подключен ко второму входу второго вычислительного блока.

На чертеже представлена структурна  схема предлагаемого устройства.

Устройство дл  приема сигналов кода Морзе содержит блок 1 управлени , преобразователь 2 временной интервал-код, селектор 2 посылок, первый, второй и третий блоки 4-6 пам ти соответственно, коммутатор 7, первый и второй вычислительные блоки 8 и 9 соответственно, первый и второй анализаторы сигналов 10 и 11 соответственно и кодопреобразователь 12.

Устройство работает следующим образом, На вход устройства поступает одномерный импульсный сигнал с демодул тора. Блок 1 управлени  формирует из посылок посто нного тока последовательность импульсов от перехода 0/1 и 1/0 и последовательность импульсов от перехода 1/0. Эти последовательности при введении соответствующих задержек используютс  дл  управлени  преобразователем 2 временной интервал-код, всеми трем  блоками пам ти, селектором посылок 3 и анализаторами сигналов 10 и 11. Преобразователь 2 формирует код длительности поступающих на него посылок и пауз. Селектор посылок 3 пропускает только кодовые числа, соответствующие токовым посылкам, первый блок 4 пам ти задерживает значение кодового числа длительности посылки до по влени  следующей посылки. Сравнение кодов последующей к предыдущей посылке а ii.il производитс  в первом вычислительном блоке 8, а затем отнощение анализируетс  путем сравнени  с порогом а 2 или а 1/2. В зависимости от значени  а записываетс  кодовое число tj. или ii , что соответствует посылке с минимальной длительностью t «точке. Эта операци  осуществл етс  коммутатором 7 и кодовое число записываетс  во второй блок 5 пам ти и находитс  там до тех пор пока не по витс  следующий элемент, удовлетвор ющий услови м а 2 или а 1/2. Значение кода длительности «точки, считываетс  со второго блока 5 пам ти каждую посылку и паузу и сравниваетс  с кодом длительности приход щего элемента b ti /t во втором вычислительном блоке 9. Это .отнощение анализируетс  путем сравнени  с порогом: если b 2, то tj есть «точка, если b 2, t есть «тире дл  токовых посылок , а дл  пауз, если b 2, то tj есть «элементарна  пауза, если 2 t; 5, то tj есть «пауза между знаками, а если b о, то t есть «пауза между словами.

На выходах первого анализатора сигналов 10 по вл ютс  импульсы, в соответст вии с тем, какой элемент в данный момент прищел . Распознанные элементы знаков кода Морзе поступают на входы кодопреобразовател  12, который обеспечивает преобразование неравномерного кода типа «Точкатире в равномерной стартстопный код, который используетс  в стандартных буквах- цифропечатающих устройствах.

Таким образом, предлагаемое устройство

дл  приема сигналов кода Морзе позвол ет получить высокую верность приема знаков кода Морзе, переданных вручную телеграфистом , даже при наличии существенных отклонений в 1,5-2 раза от номинальных

значений «точка-тире - 1/3 - и «тиреточка - 3/1.

Claims (1)

1. Формула изобретени 

   Устройство дл  приема сигналов кода Морзе, содержащее блок управлени , вход которого соединен с первым входом преобразовател  временной интервал-код, первый блок пам ти, выход которого подключен к первым входам первого вычислительного блока и коммутатора, выход которого соединен с первым входом второго блока пам ти , и последовательно соединенные третий блок пам ти, второй вычислительный блок и первый анализатор сигналов, выходы которого подключены ко входам кодопреобразовател , при этом соответствующий выход блока управлени  соединен с управл ющим входом первого анализатора сигналов , отличающеес  тем, что с целью повыщени  верности приема сигналов ручного

   телеграфировани , введены второй анализатор сигналов и селектор посылок, выход которого подключен ко вхоДу первого блока пам ти, ко второму входу первого вычислительного блока и второму входу коммутатора , соответствующие входы которого соединены с выходами второго анализатора сигналов , управл ющий вход которого соединен с управл ющим входом первого анализатора сигналов, причем выходы блока управлени  подключены ко второму входу преобразовател  временой интервал-код, второму входу второго блока пам ти и первым входам третьего блока пам ти и селектора посылок, второй вход которого соединен с выходом преобразовател  временной интервал-код и вторым входом третьего блока пам ти, а выход второго блока пам ти подключен ко второму входу второго вычислительного блока.

   Источники информации, прин тые во внимание при экспертизе

   I. Авторское свидетельство СССР

   № 655082, кл. Н 04 L 15/24, 1977 (прототип ) .

   /N/

   411

   3/

   f f

   7

   S/

   12.