SU628627A1 - Устройство дл фазового пуска приемников многоканальных телеграфных систем св зи - Google Patents

Устройство дл фазового пуска приемников многоканальных телеграфных систем св зи

Info

Publication number
SU628627A1
SU628627A1 SU772447281A SU2447281A SU628627A1 SU 628627 A1 SU628627 A1 SU 628627A1 SU 772447281 A SU772447281 A SU 772447281A SU 2447281 A SU2447281 A SU 2447281A SU 628627 A1 SU628627 A1 SU 628627A1
Authority
SU
USSR - Soviet Union
Prior art keywords
telegraphy
arrangement
communication system
multichannel communication
system receivers
Prior art date
Application number
SU772447281A
Other languages
English (en)
Inventor
Игорь Францевич Хомич
Виктор Сергеевич Лукъянов
Original Assignee
Пензенский Завод-Втуз При Заводе Вэм Филиал Пензенского Политехнического Института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пензенский Завод-Втуз При Заводе Вэм Филиал Пензенского Политехнического Института filed Critical Пензенский Завод-Втуз При Заводе Вэм Филиал Пензенского Политехнического Института
Priority to SU772447281A priority Critical patent/SU628627A1/ru
Application granted granted Critical
Publication of SU628627A1 publication Critical patent/SU628627A1/ru

Links

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

Устройство дл  фазового пуска приемников многоканальных телеграфных систем св зи состоит из п каналов, каждый из которых содержит селекторы 1 пускового сигнала , счетчик 2, регистр 3 кодовых признаков , блок 4 обнаружени  экстремальных значений сигнала, ключ 5, дешифратор 6 временных позиций сигнала, переключатель 7, блок 8 выделени  фазирующей комбинации, блок 9 фиксации фазы, кроме того, устройство состоит из решающего блока 10, детектора 1 1 синхронизма и блока 12 установки порога.
Предложенное устройство работает следующим образом.
Последовательность двоичных знаков из п каналов св зи поступает на селекторы 1, где накапливаетс  в регистрах сдвига 13 и анализируетс  дешифратором 14 на соответствие посылке фазового пуска (ПФП).
Счетчики 2 подсчитывают число несовпадений , а результаты в дврн ном-коде занос тс  в регистр 3, причем его длина выбираетс  такЪй, что накапливаютс  результа ты 2т сдвигов (где т - максимальна  задержка в тактах канальной частоты).
Блок обнаружени  4 определ ет из накопленных значений позицию, имеющую максимум коррел ции (т.е. минимум несовпадений ), причем если это значение соответствует порогу выделени  посылки фазового пуска, то блок 8 выделени  вырабатывает сигнал на блок 9 фиксации. Последний обеспечивает запоминание момента времени выделени  фазирующего сигнала в пределах 2т тактов работы, после чего он сбрасываетс .
Решающий блок 10 по больщинству выделенных фазирующих сигналов формирует опорный фазирующий сигнал, расположенный в середине .максимального интервала между выделенными фазирующими сигналами , также образует управл ющие сигналы на дешифраторы 6. В результате информаци  о цикловой фазе каналов поступает либо с блока 9 фиксации, либо с блока 4 обнаружени  через ключ 5 на соответствующий дещифратор 6, который вырабатывает управл ющий сигнал на переключатель 7, обеспечивающий поступление знаков информации с определенных выходов регистра 13, работающего на тактовой частоте канала, что позвол ет компенсировать переменные задержки при приеме информации параллельных каналов св зи и осуществить декодирование в решающем блоке 10.
Детектор 11 контролирует правильность приема информации по каждому каналу и сигнализирует об отсутствии синхронизма в блок 12 установки, при этом информаци  из параллельных каналов св зи поступает через детектор II в блок 12. Если число несовпадений превышает выбранный порог, то это свидетельствует об отсутствии синхронной
работы по данному каналу, следовательно, в блоке 12 установки из.мен етс  соответствующим образом порог выделени  фазирующего сигнала. Так, например, при отсутстВИИ синхронизма и наличии выделенного фазирующего сигнала в блоке 9 порог в блоке 8 увеличиваетс , т.е. допускаетс  меньшее число несовпадений. С другой стороны, при отсутствии в блоке 9 выделенного фазируюшего сигнала порог устанавливаетс  ниже, чем зафиксировано в блоке 8, но выше, чем в блоке 4.
Аналогичным образом при наличии синхронизма и выделении фазируюшего сигнала значение порога сохран етс  прежнее, а при
отсутствий выделени  фазирующего сигнала значение порога задаетс  блоком 4 обнаружени , что повышает достоверность фазового пуска за счет установки более точных значений порога выделени  фазирующего
0 сигнала по результатам декодировани  информационной последовательности каждого из параллельных каналов св зи, при этом регистры 13 сдвига в селекторах 1 обеспечивают компенсацию переменных задержек при приеме информации по отдельны.м канала.м.

Claims (1)

1. Авторское свидетельство СССР № 563737, кл. Н 04 L 7/08, 1975.
SU772447281A 1977-01-26 1977-01-26 Устройство дл фазового пуска приемников многоканальных телеграфных систем св зи SU628627A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772447281A SU628627A1 (ru) 1977-01-26 1977-01-26 Устройство дл фазового пуска приемников многоканальных телеграфных систем св зи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772447281A SU628627A1 (ru) 1977-01-26 1977-01-26 Устройство дл фазового пуска приемников многоканальных телеграфных систем св зи

Publications (1)

Publication Number Publication Date
SU628627A1 true SU628627A1 (ru) 1978-10-15

Family

ID=20693511

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772447281A SU628627A1 (ru) 1977-01-26 1977-01-26 Устройство дл фазового пуска приемников многоканальных телеграфных систем св зи

Country Status (1)

Country Link
SU (1) SU628627A1 (ru)

Similar Documents

Publication Publication Date Title
US4891808A (en) Self-synchronizing multiplexer
SU628627A1 (ru) Устройство дл фазового пуска приемников многоканальных телеграфных систем св зи
US4361896A (en) Binary detecting and threshold circuit
US7149265B2 (en) Timing recovery loop with non-integer length
RU2033640C1 (ru) Устройство для передачи и приема сигналов точного времени
SU578669A1 (ru) Устройство цикловой синхронизации в системах передачи цифровой информации
SU758547A2 (ru) Устройство синхронизации с дискретным управлением
SU1401630A1 (ru) Устройство дл фазовой синхронизации
SU563737A1 (ru) Устройство дл фазового пуска приемников многоканальных телеграфных систем св зи
SU911715A1 (ru) Устройство дл обнаружени искажений в последовательности импульсов
SU1424127A1 (ru) Устройство дл определени потери достоверности дискретной информации
WO1981000800A1 (en) Improved binary detecting and threshold circuit
US3124647A (en) Synchronizing telegraph transmitters
SU964997A1 (ru) Устройство дл выбора канала при подвижной св зи
SU879813A1 (ru) Устройство приема фазоманипулированных псевдослучайных сигналов
SU530471A1 (ru) Способ групповой синхронизации приемника символьной последовательности и устройство дл его осуществлени
SU1716613A1 (ru) Устройство синхронизации периодических кодовых последовательностей
SU554639A1 (ru) Устройство кадровой синхронизации
SU801289A1 (ru) Устройство фазировани по цик-лАМ
SU496690A1 (ru) Устройство дл цикловой синхронизации при двоичном сверточном кодировании
SU1059633A1 (ru) Устройство асинхронного ввода двоичной информации в цифровой канал св зи
SU646453A1 (ru) Устройство групповой тактовой синхронизации
SU658765A1 (ru) Устройство циклового фазировани
SU1177920A1 (ru) Устройство дл измерени коэффициента ошибок в цифровых системах передачи
RU1795556C (ru) Декодер балансного кода