SU734815A1 - Устройство дл контрол блоков считывани с карточных носителей информации - Google Patents

Устройство дл контрол блоков считывани с карточных носителей информации Download PDF

Info

Publication number
SU734815A1
SU734815A1 SU782581856A SU2581856A SU734815A1 SU 734815 A1 SU734815 A1 SU 734815A1 SU 782581856 A SU782581856 A SU 782581856A SU 2581856 A SU2581856 A SU 2581856A SU 734815 A1 SU734815 A1 SU 734815A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
output
input
block
unit
Prior art date
Application number
SU782581856A
Other languages
English (en)
Inventor
Сергей Сергеевич Ширяев
Зифа Нагимовна Галиулина
Original Assignee
Предприятие П/Я А-1680
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1680 filed Critical Предприятие П/Я А-1680
Priority to SU782581856A priority Critical patent/SU734815A1/ru
Application granted granted Critical
Publication of SU734815A1 publication Critical patent/SU734815A1/ru

Links

Landscapes

  • Control By Computers (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ с КАРТОЧНЫХ НОСИТЕЛЕЙ БЛОКОВ СЧИТЫВАНИЯ ИНФОРМАЦИИ
I
Изобретение относитс  к запоминающим устройствам.
Известно устройство дл  контрол  считывани  с карточных носителей информации , содержащее регистр, схему сравнени , блоки формировани  управл ющих сигна- 5 лов 1 .
Недостатком этого устройства  вл етс  невысокое быстродействие.
Наиболее близким техническим решением к данному изобретению  вл етс  устройство дл  контрол  блоков считывани  с карточ- ных носителей информации, содержащее регистр , входы которого подключены ко входам устройства, а выход соединен с одним из входов блока сравнени , другой вход которого подключен к выходу блока формиро- ,5 вани  эталонных сигналов, соединенного с блоком местного управлени , служащего дл  анализа макета карт, и блок управлени  2.
Однако данное устройство характеризуетс  недостаточной достоверностью контрол  из-за нечувствительности к нарушени м ра- 20 боты синхроблока провер емого блока считывани . При правильной работе синхроблок выдает синхроимпульсы, совпадающие по времени с серединой информационных импульсов . В случае нарущени  работы синхроблока синхроимпульсы смещаютс  относительно середины информационных импульсов . Если это смещение невелико и синхроимпульс не выходит за пределы информационных импульсов, то регистраци  информационных сигналов в этом устройстве будет производитьс  правильно, а результат контрол  - положительный. Однако при работе такого блока считывани  в составе аппаратуры , из-за допустимых вибраций перфокарты , изменений питающих напр жений и т. п. могут иметь место ощибки считывани , которые не возникли бы в случае правильной работы синхроблока. Указанные обсто тельства снижают надежность работы устройства .
Цель изобретени  - повышение надежности устройства.
Поставленна  цель достигаетс  тем, что устройство содержит блок анализа синхронизирующих сигналов, входы которого подключены ко входам устройства и выходам блока управлени , а выход соединен со входом блока управлени .
При этом целесообразно выполнить блок анализа синхронизирующих сигналов, содержащим элементы И, блоки выделени  переднего и заднего фронтов информационных импульсов , коммутатор, реверсивный счетчик и блок индикации. Входы первого элемента И и первые входы вторбго элемента И и коммутатора подключены ко входам блока анализа синхронизирующих сигналов, выход которого соединен с выходом блока индикации , выход первого элемента И подключен ко второму входу второго элемента И и входам блоков выделени  переднего и заднего фронтов информационных импульсов , выходы которых подключены соответственно к одним из входов реверсивного счетчика и блока индикации, второй вход коммутатора подключен к выходу второго элемента И, а выходы - к другим входам реверсивного счетчика, выход которого соединен с другим входом блока индикации. На чертеже приведена блок-схема устройства .
Схема. устройства содержит регистр 1, входы которого объединены со входами 2 местного управлени  и блока 3 анализа синхронизирующих сигналов, а выход соединен с одним из входов блока 4 управлени , другой вход которого подключен к блоку 5 формировани  эталонных сигналов. Входы блока 6 управлени  соединены с выходами блоков 2-4, а выходы блока 6 подключены ко входам регистра Г и 3 и 5. Блок
3содержит первый элемент 7 И, блоки выделени  переднего 8 и заднего 9 фронтов информационных импульсов, второй элемент 10 И, коммутатор 11, реверсивный счетчик 12, блок 13 индикации.
Входы элемента 7 И и первые входы элемента 10 И и коммутатора И подключень ко входам блока 3, выход которого соединен с выходом блока 13. Выход первого элемента 7 И подключен ко второму входу элемента 10 И и входам блоков 8 и 9, выходы которых подключены соответственно к одним из входов счетчика 12 и блока 13. Второй вход коммутатора 11 подключен к выходу элемента 10 И, а выход к другим входам счетчика 12, выход которого соединен с другим входом блока 13. Входы устройства подключаютс  к выходам блока 14 считывани  с карточных носителей информации.
В процессе считывани  информации с тестовой перфокарты синхронизирующие сигналы с выхода блока 14 запускают блок 6. Сигналы с выходов блока б обеспечивают регистрацию информационных сигналов в регистре 1 и выработку эталонных сигналов в блоке 5, установ которого в заданный режим обеспечивает блок 2. В блоке 4 сравнени  происходит построчное сравнение фактических сигналов с эталонными. В случае отрицательного результата сравнени  блок
4выдает сигнал, который останавливает блок 6 управлени  и включает индикатор «Неисправен (на чертеже не показан).
Дл  проверки правильности работы синхроблока в провер емый блок 14 устанавливаетс  перфокарта, содержаща  пробив: .ки на всех информационных позици х. В процессе считывани  информации с этой карты информационные сигналы с выходов блока 14 поступают на входы элемента 7, на выходе которого формируетс  импульс, совпадающий по времени с любым Из информационных сигналов. Этот импульс запускает блок 9, вырабатывающий сигнал
в установа счетчика в нулевое состо ние, и элемент 10 И, на другой вход которого подаютс  тактовые импульсы с выхода блока 6. Тактовые импульсы через открытый элемент 10 И и коммутатор 11 поступают на
. вход суммировани  счетчика 12. В момент прихода синхроимпульса х; выхода блока 14 коммутатор 11 переключает тактовые импульсы на вход вычитани  счетчика 12. В момент окончани  информационных импульсов элемент 10 И закрываетс , счетчик 12
0 останавливаетс , а блок 8 вырабатывает импульс опроса блока 13.
Если момент прихода синхронизирующего сигнала совпадает по времени с серединой информационных импульсов, то интервалы времени работы счетчика 12 в режиме сложени  и вычитани  одинаковы и после окончани  информационных импульсов счетчик 12 находитс  в нулевом состо нии. В. противном случае интервалы работы счетчика 12 в режимах слож.ени  И вычитани 
0 различны и после окончани  информационных импульсбв счетчик 12 находитс  в состо нии , отличном от нулевого. При этом блок 13 формирует сигнал «нарушение синхронизации , который подаетс  на блок 6.
В предложенном устройстве по сравнению с известным в процессе контрол  блоков считывани  осуществл етс  npoBepKia положени  синхронизирующих сигналов, что приЬодит к повышению надежности устроиства недостоверности контрол  блоков считывани .

Claims (2)

1. Устройство дл  контрол  блоков считывани  с карточных носителей информации, содержащее регистр, входы которого подключены ко входам устройства, а выход соединен с одним из входов блока сравнени ,
другой вход которого подключен к выходу блока формировани  эталонных сигналов, соединенного с блоком местного управлени , и. блоком управлени , отличающеес  тем, что, с целью повышени  надежности устройства , оно содержит блок анализа синхронизирующих .сигналов, входь которого подключены ко в содам устройства и выходам блока управлени , а выход соединен со входом блока управлени .
2. Устройство по п. 1, отличающеес  тем, что блок анализа синхронизирующих сигналов содержит элементы И, блоки выделени  переднего и заднего фронтов информационных импульсов, коммутатор, реверсивный счетчик и блок индикации, причем входы первого элемента И и первые входы второго элемента И и коммутатора подключены ко входам блока анализа синхронизирующих сигналов, выход которого соединен с выходом блока индикации, выход первого элемента И подключен ко второму входу второго элемента И и входам блоков выделени  переднего и заднего фронтов информационных импульсов, выходы которых подключены соответственно к одним из входов реверсивного счетчика и блока индикации, второй вход коммутатора подключен к выходу второго элемента И, а выходы - к другим входам реверсивного счетчика, выход которого соединен с другим входом блока индикации.
Источники информации, прин тые во внимание при экспертизе
1.Авторское свидетельство СССР № 354473, кл. G 11 С 29/00, 1970.
2.Авторское свидетельство СССР
.№ 483666, кл. G 06 F3/08, 1973 (прототип).
SU782581856A 1978-02-21 1978-02-21 Устройство дл контрол блоков считывани с карточных носителей информации SU734815A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782581856A SU734815A1 (ru) 1978-02-21 1978-02-21 Устройство дл контрол блоков считывани с карточных носителей информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782581856A SU734815A1 (ru) 1978-02-21 1978-02-21 Устройство дл контрол блоков считывани с карточных носителей информации

Publications (1)

Publication Number Publication Date
SU734815A1 true SU734815A1 (ru) 1980-05-15

Family

ID=20749839

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782581856A SU734815A1 (ru) 1978-02-21 1978-02-21 Устройство дл контрол блоков считывани с карточных носителей информации

Country Status (1)

Country Link
SU (1) SU734815A1 (ru)

Similar Documents

Publication Publication Date Title
US4926425A (en) System for testing digital circuits
SU734815A1 (ru) Устройство дл контрол блоков считывани с карточных носителей информации
SU1275455A2 (ru) Устройство дл управлени выводом данных в старт-стопном режиме
SU424196A1 (ru) Устройство для считывания и контроля информации с перфокарт
SU746523A1 (ru) Устройство дл формировани программ контрол монтажа
SU1386995A1 (ru) Сигнатурный анализатор
SU765884A1 (ru) Устройство дл контрол пам ти
SU798642A1 (ru) Устройство дл контрол электри-чЕСКОгО МОНТАжА
SU1513418A1 (ru) Устройство дл контрол параметров
SU500535A1 (ru) Устройство дл регистрации информации
SU634291A1 (ru) Устройство дл контрол электрического монтажа
SU1383361A1 (ru) Устройство дл контрол логического блока
SU1661770A1 (ru) Генератор тестов
SU1003126A1 (ru) Устройство дл приема и отображени информации
SU1345199A2 (ru) Устройство дл тестового контрол цифровых блоков
SU1410013A1 (ru) Устройство дл ввода информации
SU1410084A1 (ru) Тренажер телеграфистов
SU1119057A1 (ru) Тренажер радиотелеграфиста
SU1539782A2 (ru) Устройство дл тестового контрол цифровых блоков
SU1451781A1 (ru) Устройство дл контрол посто нной пам ти
SU1249526A1 (ru) Графический дисплей с контролем
SU561965A1 (ru) Устройство дл обнаружени неисправностей цифровых систем
SU1283769A1 (ru) Устройство дл контрол логических блоков
SU1499350A1 (ru) Устройство дл анализа состо ний логических схем
SU750404A1 (ru) Устройство контрол дискретных сигналов