SU712821A1

SU712821A1 - Interface

Info

Publication number: SU712821A1
Application number: SU782589198A
Authority: SU
Inventors: Леонид Георгиевич Кулатаев; Николай Васильевич Мохин; Исай Львович Сигалов
Original assignee: Предприятие П/Я В-2655
Priority date: 1978-03-10
Filing date: 1978-03-10
Publication date: 1980-01-30

Description

Изобретение относитс к области вычислительной техники и может быть использовано дл св зи внешних устройств (абонентов) с ЭВМ при организации общего пол внешних устройств в вычислительных автоматизированных системах управлени .The invention relates to the field of computer technology and can be used to communicate external devices (subscribers) with a computer when organizing a common field of external devices in computer-aided control systems.

Известны устройства дл сопр жени абонента с ЭВМ 1, содержащие блоки сопр жени с каналами, магистральные усилители/ коммутатор, блок управлени и буферные регистры записи и считывани и обеспечивающие сопр жение внешних устройств с ЭВМ. The devices for interfacing a subscriber with a computer 1 are known, comprising channel interface units, trunk amplifiers / switchboard, a control unit, and write and read buffer registers and providing interface for external devices with a computer.

Недостаток этих устройств состбйт в ограниченных функциональнйх возможност х , что исключает возможность одновременной работы внешнего устройства с несколькими ЭВМ.The disadvantage of these devices is in limited functionality, which excludes the possibility of simultaneous operation of an external device with several computers.

Наиболее близким к изобретению по сущности технического решени вл етс устройство 2 дл сопр жени процессора с устройствами ввода-вывода содержащее блоки св зи с абонентами, кгикдый из которых включает регистры записи и чтени , регистр управл ющего слова, управл емый счетчик машинных тактов и формирователь управл ющих сигналов, блок обработки инструкций процессора, первым выходом соединенный с первыми входами блока св зи с абонентами, вторым выходом - с первым входом блока ансшиза приоритетов а третьим входом - с первым входом регистра св зи с процессором, первый выход которого через регистр маски подключен к второму входу блока анализа приоритетов, а второй и третий выходы - соответственно к вторым и третьим входам блоков св зи с абонентом , четвертые входы и первые выходы которых подключены соответственно к выходу и группе входов блока анализа приоритетов, вторые выходы - к соответствук)1чим входам вы-« ходного блока адреса, а третьи выходы - к соответствующим входам вы- хоЬного блока данных.The closest to the invention according to the essence of the technical solution is a device 2 for interfacing a processor with input-output devices containing communication units with subscribers, the number of which includes the write and read registers, the control word register, the machine clock control counter and the control driver signals, the processor processing instruction block, the first output connected to the first inputs of the communication unit with subscribers, the second output to the first input of the priority ensection unit and the third input to the first input p The registrar of communication with the processor, whose first output through the mask register is connected to the second input of the priority analysis block, and the second and third outputs, respectively, to the second and third inputs of the communication blocks with the subscriber, the fourth inputs and the first outputs of which are connected respectively to the output and group the inputs of the priority analysis block, the second outputs - to the corresponding) 1 inputs of the output address block, and the third outputs - to the corresponding inputs of the output data block.

Недостаток этого устройства заключаетс в низком коэффициенте использовани оборудовани абонента, так как каждый абонент может соедин тьс только с одной ЭВМ, вход щей в вычислительную систему.The disadvantage of this device lies in the low utilization rate of the subscriber's equipment, since each subscriber can connect with only one computer entering the computing system.

Целью изобретени вл етс повышение коэффициента использовани олорудовани путем обеспечени его рапоты с несколькими каналами ввода-вывода .The aim of the invention is to increase the utilization ratio of oreological equipment by providing it with multiple input / output channels.

Поставленна цель достигаетс тем, что в устройство дл сопр жени содержащее блок согласовани абонента , блок буферных регистров, генератор синхроимпульсов и- блок управлени , первый .и второй выходы которого соединены соответственно с первыми входами блока буферных регистров и блока согласовани абонента, подключенного первым, вторым, третьим и четвертым выходами соответственно к первому входу блока управлени , упрал ющему и информационному выходам устройства и второму входу блока буферных регистров, первый и второй выходы которого соответственно соединены с вторыми входами блока управлени и блока согласовани абонента , третий и четвертый входы которого вл ютс соответственно управл ющим и информационным входами устройства , введены М блоков приоритета М регистров состо ни , регистр программной настройки, коммутатор синхроимпульсов и коммутатор каналов, причем третий, четвертый и п тый выходы блока управлени соответственно подключены к первым входам коммутатора каналов, регистров состо ни и коммутатора синхроимпульсов, соединенного выходом с третьим входом блока буферных регистров, второй и третий выходы и четвертый и п тый входы которого подключены соответственно к второму и третьему входам и первому и второму выходам коммутатора каналов, выход генератора синхроимпульсов соединен с вторыми входами коммутатора синхроимпульсов и регистров состо ни и третьим входом блока управлени ., четвертый вход которого , подключен к выходу регистра прогреиимной настройки и третьим входам регистров состо ни и коммутатора синхроимпульсов, четвертый вход i-ro (,M) регистра состо ни соединен с i-тым входом запроса устройства , а п тый вход - с выходом i-ro блока приоритета, входы первой группы входов которого соединены соответственно с первыми выходами регистров состо ни более низкого приоритета , а входы второй группы входов с вторыми выходами регистров состо ни более высокого приоритета, перва группа входов и выходов коммутатора каналов вл етс группой информационных входов и выходов устройства , атора группа.входов и выходов группой управ/г крщих входов и выходов устройства, а входы третьей группы BxoflOB соединены с первыми выходаичи соответствующих регистров состо ни На чертеже представлена блок-схема устройства.The goal is achieved by the fact that the device for interfacing contains a subscriber matching unit, a buffer register block, a clock generator and a control unit, the first and second outputs of which are connected respectively to the first inputs of the buffer register block and the subscriber matching unit connected first, second , the third and fourth outputs respectively to the first input of the control unit, the pilot and information outputs of the device and the second input of the block of buffer registers, the first and second outputs of which Go respectively are connected to the second inputs of the control unit and the subscriber matching unit, the third and fourth inputs of which are respectively the control and information inputs of the device, M priority status blocks M of the status registers, a program setting register, a clock switch and a channel switch are entered, the third one the fourth and fifth outputs of the control unit are respectively connected to the first inputs of the channel switch, status registers and clock switch connected to the output of the three The input of the buffer register unit, the second and third outputs and the fourth and fifth inputs of which are connected respectively to the second and third inputs and the first and second outputs of the channel switch, the output of the clock generator is connected to the second inputs of the clock switch and the status registers and the third input of the control unit whose fourth input is connected to the output of the progressive tuning register and the third inputs of the status registers and the clock switch, the fourth input of the i-ro (, M) state register It is connected with the i-th input of the device request, and the fifth input - with the output of the i-ro priority block, the inputs of the first group of inputs of which are connected respectively to the first outputs of the lower priority status registers, and the inputs of the second group of inputs to the second outputs of the status registers higher priority, the first group of inputs and outputs of the channel switch is a group of information inputs and outputs of the device, an ator group of inputs and outputs by a group of control / g of hard inputs and outputs of the device, and the inputs of the third group BxoflOB are connected with the first output of the corresponding status registers. The drawing shows the block diagram of the device.

Устройство содержит блоки 1 ориоритета {1.1, 1 .2 , . . .UM-1 , I ,М) ,The device contains blocks of 1 oriority {1.1, 1 .2,. . .Um-1, I, M)

регистры 2 состо ни (2.1,2,2,..., 2.М-1, 2.М), генератор 3 синхроимпульсов , коммутатор 4 синхроимпульсов , блок 5 буферных регистров, регистр 6 программной настройки, блок 7 управлени , блок 8 согласовани абонента, коммутатор 9 каналов и входы 10 запросов.2 state registers (2.1, 2, 2, ..., 2.M-1, 2.M), a generator of 3 clock pulses, a switch of 4 clock pulses, a block of 5 buffer registers, a register of 6 program settings, a block of 7 controls, a block of 8 Subscriber matching, 9 channel switch and 10 request inputs.

Блок 1 приоритета представл ет собой комбинационную схему, на выходе которой может быть сформирован сигнал, если на всех его входах сигналы отсутствуют (логическа функци ИЛИ-НЕ). Регистры 2 состо ни предназначены дл хранени текущего состо ни канала и адреса данного абонента , сопр жение с которым осуществл ет устройство. .По первому входу регистр 2 приводитс в исходное состо ние , второй вход вл етс синхронизирующим входом регистра, на третьем входе регистра кодируетс адрес абонента, по четвертому входу поступает , управл ющий сигнал разрешени включени . Приоритеты каналов вводавывода и соответствующих им регистров 2 увеличиваю±с с ростом номераPriority unit 1 is a combinatorial circuit, at the output of which a signal can be generated if there are no signals at all its inputs (logical function OR NOT). The status registers 2 are intended to store the current channel status and the address of the subscriber, which the device performs the pairing with. At the first input, the register 2 is reset, the second input is the synchronization input of the register, the subscriber’s address is encoded at the third input of the register, the control input enable signal is received at the fourth input. The priorities of the input and output channels and the corresponding registers 2 increase ± with with increasing numbers

Коммутатор 4 синхроимпульсов представл ет собой управл емый счетчик, который по коду на выходе регистра 6 и командам блока 7 вырабатывает соответствующие данному абоненту серии синхросигналов необходимые дл обмена информацией. Блок 5 буферных регистров представл ет собой набор сдвиговых регистров, с помощью которых осуществл етс согласование между форматами информационных слов абонента и канала. Регистр 6 программной настройки хранит информацию об индивидуальных особенност х данного абонента, например адрес, формат информационного слова и т.п. Блок 8 служит дл согласовани ч абонента с устройством на физическом уровне. Коммутатор 9 представл ет собой совокупность элементов И и предназначен дл подключени щин интерфейса, выбранного дл работы канала ввода-вывода, к шинам устройства .The clock switch 4 is a controllable counter, which, by the code at the output of register 6 and the commands of block 7, generates the series of clock signals corresponding to the subscriber necessary for the exchange of information. The buffer register unit 5 is a set of shift registers with which the coordination between the subscriber and channel information word formats is carried out. Register 6 of the program settings stores information about the individual characteristics of the subscriber, such as the address, format of the information word, etc. Block 8 is used to coordinate the subscriber's hours with the device at the physical level. Switch 9 is a collection of AND elements and is designed to connect the interface interfaces selected for operation of the I / O channel to the device buses.

Устройство работает следующим образом .The device works as follows.

Запросы от каналов поступают к входам 10 устройства и содержат адрес данного абонента. При поступле .нии запросов от каналов на входе каждого регистра 2 осуществл е,тс сравнение поступившего к входу 10 адреса и адреса,установленного в регистре Requests from channels come to the inputs 10 of the device and contain the address of the subscriber. When requests from the channels at the input of each register 2 were received, the comparison was made to the comparison of the address received at the input 10 and the address set in the register

Claims

Each register 2 at which these addresses have matched, goes to the APPLICATION state and generates signals at its second outputs. These signals block all blocks 1, except for one corresponding to the highest priority among the requesting channels. If the block 1 inputs of this channel do not have all the blocking signals. Block 1 generates a signal that switches the corresponding register 2 to the ON state. In this state of register 2, signals are generated at its outputs, the first of which blocks all blocks 1 of higher priority channels, and the second blocks all blocks 1 of lower priority. In addition, the signal from the first output goes to the group of address inputs of switch 9 (the third group of inputs) and connects the interface bus of the selected channel to the device buses. After that, block 7 begins to generate a sequence of control signals for receiving commands from the connected channel. The period of the control signals, the length and format of the command, the type of transmission (in parallel, sequentially, bytes) are determined by the information set on register 6 and the commands issued from block 7. In accordance with this information, the switch 4 is configured so that its output in block 5 receives the clock pulses, which ensure the coordination of the time parameters of the interface between the connected channel and the subscriber. After receiving, verifying and deciphering the features of the command received in block 5, block 7 generates a sequence of information transfer words between the channel and the subscriber through the switch 9, block 5 and block 8 in the direction indicated by the channel command. The number of words of the transmitted information is determined either by the channel or by the subscriber. Upon receipt of the STOP signal from the channel or subscriber, unit 7 completes the I / O operation, then informs the controller about the end of the operation and sets register 2 to the initial state, thereby removing the lock from blocks 1 of the other channels. If there are requests from channels: the device selects the corresponding request and ensures that the I / O operation is performed as described above. Thus, the device provides the subscriber with several I / O channels, which ultimately expands its operational capabilities, unifies the device and ensures higher reliability of the system as a whole. Claims An interface device comprising a subscriber matching unit, a buffer register unit, a clock generator and a control unit. The first and second outputs of which are connected respectively to the first inputs of the buffer register unit and the subscriber matching unit connected by the first, second, third and fourth outputs respectively to the first input of the control unit, the control and information outputs of the device and the second input of the buffer register unit, the first and second the outputs of which are respectively connected to the second inputs of the control unit and the subscriber matching unit, the third and fourth inputs of which are respectively the control and information Ion inputs of the device, characterized in that, in order to increase equipment utilization, M priority blocks, M status registers, a program tuning register, a clock switch and a channel switch are entered into it, the third, fourth and fifth outputs of the control block are respectively connected to the first inputs of the channel switch, status registers and the clock switch connected by the output to the third input of the block of buffer registers, the second and third outputs and the fourth and fifth inputs of which They are connected respectively to the second and third inputs and the first and second outputs of the channel switch, the output of the clock generator is connected to the second inputs of the clock switch and status registers and the third input of the control unit, the fourth input of which is connected to the output of the program setting register and the third inputs of the status registers and clock generator, the fourth input 1-gs () of the status register is connected to the 1st input of the device request, and the fifth input - to the output of the 1st priority block, the inputs of the first the input groups of which are connected respectively to the first outputs of the registers, a lower priority state, and the inputs of the second input group to the second outputs of the higher priority status registers, the first group of inputs and outputs of the channel switch is a group of information inputs and outputs of the device, the second the group of inputs and outputs is a group of control inputs and outputs of the device, and the inputs of the third group of inputs are connected to the first codes of the corresponding status registers. Sources of information accepted but attention in the examination 1. Flores A. External devices of a computer. M., Mir, 1977.

2. USSR author's certificate according to the application (124950 38 / 18-24, cl. G 06 F 3/04, 1977 (prototype).

TT II