SU710076A1

SU710076A1 - Redundancy storage

Info

Publication number: SU710076A1
Application number: SU772462561A
Authority: SU
Inventors: Александр Данилович Мих; Ростислав Васильевич Гнитько
Original assignee: Предприятие П/Я В-2969
Priority date: 1977-03-17
Filing date: 1977-03-17
Publication date: 1980-01-15

Description

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах, работающих в реальном масштабе времени, с повышенными требованиями к ресурсу.The invention relates to the field of computer technology and can be used in computer systems operating in real time with increased resource requirements.

Известно резервированное запоминающее устройство (ЗУ), содержащее однократную избыточность (дублирование), контроль работоспособности которого осуществляется методом сравнения выходной информации, а обнаруженная неисправность локализуется с помощью поочередной тестовой проверки каждого ЗУ. Время восстановления неисправности в таком устройстве слагается из двух составляющих: времени локализации неисправности и времени за- ’ мешения неисправного модуля исправным. Причем как локализация исправности, так и замещение неисправного модуля связаны с прерыванием вычислительного процесса по основной про; грамме, что является существенным недостатком* данного устройства при использовании в системах, работающих в реальном масштабе времени [ 1 ].Known redundant storage device (memory) containing a single redundancy (duplication), the health of which is controlled by comparing the output information, and the detected malfunction is localized using an alternate test check of each memory. The time to repair a fault in such a device is composed of two components: the time of localization of the fault and the time it takes to replace the faulty module with a working one. Moreover, both the localization of serviceability and the replacement of the faulty module are associated with interruption of the computing process in the main pro; gram, which is a significant drawback * of this device when used in systems operating in real time [1].

Однако такое устройство содержит большое количество избыточного оборудования в нагруженном резерве.However, such a device contains a large amount of excess equipment in a loaded reserve.

Наиболее близким к изобретению является устройство, содержащее по крайней мере не менее двух ЗУ, выходы с которых подаются на общий компаратор. До тех пор, пока на ком· иаратор поступают идентичные выходные сиг’налы от всех ЗУ, система функционирует нормально, формируя общий выходной сигнал, подаваемый к центральному процессору. Когда обнаруживается, что выходные сигналь! с отдельных ЗУ отличаются друг от друга, то система переключается в режим анализа неисправности. После локализации неисправность индицируется. Система может продолжить работу, используя другое неповрежденное ЗУ, либо после восстановления отказавшего ЗУ снова перейти в режим работы с двумя ЗУ [2].Closest to the invention is a device containing at least two memories, the outputs of which are fed to a common comparator. As long as the output signals from all the memories are identical, the system functions normally, forming a common output signal supplied to the central processor. When it is discovered that the output is a signal! Since separate memories differ from each other, the system switches to the fault analysis mode. After localization, the malfunction is indicated. The system can continue to work using another intact memory, or after restoring a failed memory, switch back to the dual memory mode [2].

Таким образом, в прототипе, как и аналоге, локализацию неисправности проводят программными средствами, это приводит к значительным затратам непроизводительного времени, что является существенным недостатком для систем, работающих в реальном масштабе времени, где длительное прерывание вычислительного процесса недопустимо.Thus, in the prototype, as well as the analogue, the localization of the malfunction is carried out by software, this leads to significant overhead costs, which is a significant drawback for systems operating in real time, where a long interruption of the computing process is unacceptable.

Целью изобретения является повышение на дежности устройства.The aim of the invention is to increase the reliability of the device.

Это достигается тем, что в ЗУ, содержащее блоки памяти, выходы одних из которых подключены к входам компаратора, выходом подключенного к блоку контроля и через ключ к одному из блоков памяти, введены дополни- 1 (тельный компаратор, блок регенерации и мажоритарный элемент, подключенный к блокам памяти И компараторам, выходы одного из кото рых подключены к блоку.контроле, а дру*. гого — к блоку регенерации, при этом входы ι последнего соединены с входами соответствующих блоков памяти, а выходы — с входами соответствующего блока памяти.This is achieved by the fact that an additional 1 (additional comparator, regeneration unit and a majority element connected to memory units and comparators, the outputs of one of which are connected to the control unit, and the other * to the regeneration unit, while the inputs ι of the latter are connected to the inputs of the corresponding memory units, and the outputs to the inputs of the corresponding memory unit.

На чертеже представлена блок-схема резервированного ЗУ. ;The drawing shows a block diagram of a redundant memory. ;

ЗУ содержит активные блоки памяти 1, 2 и один блок памяти 3 в ненагруженном резерве, соединенный с источником питания через ключ 4, компаратор 5, служащий для сравнения выходной информации блоков памяти 1 и 2, компаратор 6, сравнивающий выходную информацию блоков 2 и 3, причем выходы компараторов подключены к входам блока контроля 7, блок регенерации 8, дополнительный выход 9 к шине Останов”, адресную шину 10 шину обращения 11, мажоритарный элемент 12.The memory contains active memory blocks 1, 2 and one memory block 3 in an unloaded reserve, connected to a power source through a key 4, a comparator 5, which serves to compare the output information of memory blocks 1 and 2, a comparator 6, comparing the output information of blocks 2 and 3, moreover, the outputs of the comparators are connected to the inputs of the control unit 7, the regeneration unit 8, the additional output 9 to the bus Stop, address bus 10 bus access 11, the majority element 12.

Устройство работает следующим образом.The device operates as follows.

В исходном состоянии блоки 1, 2, 3 исправны, ключ питания 4 находится в разомкнутом состоянии, блоки 1 и 2 активно функционируют, обрабатывая одну и ту же информацию, поступающую на их входы по адресной шине 10 и шине обращения 11. Информация на выходе мажоритарного элемента 12 совпадает с информацией, имеющейся на выходах двух активных блоков.In the initial state, blocks 1, 2, 3 are operational, the power switch 4 is in the open state, blocks 1 and 2 are actively functioning, processing the same information received at their inputs via address bus 10 and access bus 11. Information on the majority output element 12 coincides with the information available at the outputs of two active blocks.

При несоответствии выходной информации блока 1 и блока 2 компаратор 5 вырабатывает сигнал, по которому срабатывают ключ питания 4, подключая питание к блоку 3, и блок регенерации 8, который возобновляет на входе модуля 3 информацию, поступающую на входы блоков 1 и 2. Одновременно этот сигнал с выхода 9 поступает на схему останова ЦВМ, которая замораживает” информацию на всех регистрах ЦВМ посредством блокирования импульсов синхронизации на время ввода в работу резервного блока 3. Через время, равное времени переходных процессов и выборки информационного слова, останов снимается и ЦВМ продолжает работу. Блок контроля 7 определяет неисправный блок. Если сигнал пришел только с компаратора 5, делается вывод о неисправности .блока 1, если — с компаратором 5 и 6, неисправным считается блок 2. В случае обнаружения отказа в блоке последний заменяется новым. Во время замены блока устройство продолжает функционировать, после чего система переходит в первоначальное состояние.If the output information of block 1 and block 2 does not match, the comparator 5 generates a signal, according to which the power switch 4 is activated, connecting the power to block 3, and the regeneration block 8, which restores the information received at the inputs of module 3 to the inputs of blocks 1 and 2. Simultaneously, this the signal from output 9 goes to the stop circuit of the digital computer, which freezes the information on all the digital registers by blocking the synchronization pulses for the duration of putting the backup unit 3 into operation. After a time equal to the time of the transient processes and the selection of information Discount word stop is removed and DCM continues. The control unit 7 determines the faulty unit. If the signal came only from comparator 5, a conclusion is made about the malfunction of block 1, if with the comparator 5 and 6, block 2 is considered faulty. If a failure is detected in the block, the latter is replaced by a new one. During the replacement of the unit, the device continues to function, after which the system returns to its original state.

Таким образом, в ЗУ локализация неисправности происходит во время работы ЦВМ по основной программе, а прерывание вычислительного процесса происходит только на время подключения резервного блока, что позволяет сократить время прерывания основной программы на величину, равную времени локализации неисправности.Thus, in the memory, the localization of the malfunction occurs during the operation of the digital computer according to the main program, and the interruption of the computing process occurs only for the time the backup unit is connected, which reduces the time of interruption of the main program by an amount equal to the time of localization of the malfunction.

Claims

The invention relates to the field of computing and can be used in real-time computing systems with increased resource requirements. A known redundant storage device (RAM) containing one-time redundancy (duplication), the performance monitoring of which is carried out by comparing the output information, and the detected fault is localized using a sequential test check of each memory. The recovery time of a fault in such a device consists of two components: the fault localization time and the time to replace the faulty module with a good one. Moreover, both the localization of health and the replacement of a faulty module are related to the interruption of the computational process by the main program, which is a significant disadvantage of this device when used in systems operating in real time 1. However, such a device has a large amount of excess hardware. reserve. Most closely related to the invention is a device containing at least at least dasch chargers, the outputs of which are supplied to a common comparator. As long as the comparator receives 5-centric output signals from all the chargers, the system functions normally, forming a common output signal sent to the central processor. When it is detected that the output signals from the memory module are different from each other, the system switches to the fault analysis mode. After localization, the fault is cleared. The system can continue to work using another intact memory, or after restoring the failed memory, go back to operation with two charts 2. Thus, in the prototype, like the analog, the fault localization is carried out by software, this leads to significant costs of unproductive time, which is a significant disadvantage for systems. working in real time, where a long interruption of the computational process is unacceptable. The aim of the invention is to increase the reliability of the device. This is achieved by adding additional memory into the memory containing the memory blocks, the outputs of one of which are connected to the inputs of the comparator, the output connected to the control unit and through the key to one of the memory blocks (regenerator and majority element connected to the memory blocks and comparators, the outputs of one of which are connected to the ..controller; and nfy addition to the regeneration unit, while the inputs of the latter are connected to the inputs of the corresponding memory blocks, and the outputs to the inputs of the corresponding memory block. In drawing n A block diagram of the redundant memory is created. The memory contains active memory blocks 1, 2 and one memory block 3 in an unloaded reserve connected to a power source via key 4, a comparator 5, which serves to compare the output information of memory blocks 1 and 2, a comparator 6, comparing the output information of blocks 2 and 3, with the outputs of the comparators being connected to the inputs of the control unit 7, the regeneration unit 8, the auxiliary output 9 to the stop, address bus 10, the reference bus 11, the majority element 12. The device works as follows. In the original sbber, blocks 1, 2, 3 are OK, power key 4 is in the open state, blocks 1 and 2 actively function, processing the same information occurring at their inputs along address bus 10 and address bus 11. Information at the output of the majority element 12 coincides with the information available at the outputs of two active blocks. If the output information of block 1 and block 2 does not match, comparator 5 generates a signal by which power key 4 operates, connecting power to block 3, and regeneration unit 8, which resumes the information received on inputs of blocks 1 and 2 at the input of module 3. At the same time, this signal from output 9 is fed to the stop circuit of the digital computer, which freezes information on all its digital computer heads by means of a block of synchronization pulses for the time of putting the backup unit 3 into operation. After a time equal to the time of transients and sampling tional word, the stop is removed and the digital computer continues to work. The control unit 7 determines the faulty unit. If the signal came only from comparator 5, the failure of block 1 is made, if with comparator 5 and 6, block 2 is considered defective. In case of failure detection in the block, the latter is replaced with a new one. During the replacement of the unit, the device continues to function, after which the system returns to its original state. Thus, in the fault localization memory, the main program operates during the digital computer operation, and the interruption of the computational process occurs only during the time of the backup unit activation, which reduces the interruption time of the main program by an amount equal to the fault localization time. Invention A backup memory device containing memory blocks, the outputs of one of which are connected to the inputs of the comparator, the output of which is connected to the control unit and through a key to one of the memory blocks, characterized in that it contains an additional a comparator, a regeneration unit and a majority element connected to the memory blocks and comparators, the outputs of one of which are connected to the control unit and the other to the regenerative unit, the inputs of which are connected to the inputs of memory blocks, while the outputs of the regeneration block are connected to the inputs of the corresponding memory block. Sources of information taken into account in the examination 1. US patent number 3517171, cl. 235-153, 03.10.67.

2. US patent number 3544777, cl. 235-153, 06.11.67 (prototype).

73.