SU708367A1 - Device for simulating network diagrams - Google Patents

Device for simulating network diagrams Download PDF

Info

Publication number
SU708367A1
SU708367A1 SU772516245A SU2516245A SU708367A1 SU 708367 A1 SU708367 A1 SU 708367A1 SU 772516245 A SU772516245 A SU 772516245A SU 2516245 A SU2516245 A SU 2516245A SU 708367 A1 SU708367 A1 SU 708367A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
models
inputs
trigger
Prior art date
Application number
SU772516245A
Other languages
Russian (ru)
Inventor
Ольга Николаевна Голованова
Original Assignee
Институт Электродинамики Ан Украинской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электродинамики Ан Украинской Сср filed Critical Институт Электродинамики Ан Украинской Сср
Priority to SU772516245A priority Critical patent/SU708367A1/en
Application granted granted Critical
Publication of SU708367A1 publication Critical patent/SU708367A1/en

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

Изобретение относитс  к области вычислительной техники, в частности, к электронным моделирующим устройствам , и может быть использовано при построении цифровых специализированных машин дл  решени  задач исследован1   операций. Известно устройство дл  моделировани  путей в графе, содержащее триг геры, формирователь временного интер вала, задатчики адресов и элементы И 1. Недостатком известного устройства  вл етс  большой расход оборудовани  Наиболее близким по технической сущности к предложенному изобретению  вл етс  устройство дл  моделировани  сетевых графиков, содержащее блок моделей ребер по числу работ исследуемого графика, кажда  из которых выполнена в виде первого и второго задатчиков адресов, выход второго задатчика адреса подключен к первому входу первого элемента И, выход которого соединен с первым входс н элемента ИЛИ, второй вход которого подключен к выходу элемента НЕ, вход которого соединен с выходом второго задатчика адреса, пе вого триггера, первый выход которого подклкзчен ко второму входу первого элемента И, второй выход первого триггера соединен с первым входом второго элемента И, выход которого подключен к первому входу формировател  временнЕдх интервалов, выход которого соединен с первыми входами первого и второго триггеров, блок формировани  топологии, выполненный в виде первого элемента ИЛИ, входы которого соединены с выходами вторых триггеров всех модулей ребер, выход первого элемента ИЛИ через элемент НЕ подключен к первому входу первого элемента И, выход которого соединен со вторыми входами формирователей временных интервалов всех моделей ребер , выход первого элемента ИЛИ подключен к первому входу второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого подключен ко входам первого и второго задатчиков адресов всех моделей ребер, третьего элемента И, входы которого соединены с выходами элементов ИЛИ всех моделей ребер, выход третьего элемента И подключен к первому входу третьего элемента ИЛИ, выход которого соединен со вторыми входами вторых элементов и всех моделей ребер, генератор импульсов, первый к второй выходы КОТОРОГО подключены соответственно ко вторым входам первого и второго элементов И блока формировани-  топологии , блок управлени , первый выход которого соединен со вторым входом второго элемента ИЛИ блока ф мировани  топологии, второй выход блока управлени  подключен ко второ му входу третьего элемента ИЛИ блока формировани  топологии, выход которого соединен со входом блока управлени  2, Недостатком известного устройства  вл ютс  узкие функциональные возможности. Цель изобретени  - расширение класса решаемых задач за счет обеспечени  ассоциативного поиска и сокращение оборудовани . Поставленна  цель достигаетс  , тем, что во все модели ребер введены первый и второй блоки сравнени , третий и четвертый триггеры, третий и четвертый элементы И, а в блок формировани  топологии дополнительно введен четвертый элемент ИЛИ, причем входы четвертого элемента .ИЛИ блока формировани  топологий со динены с выходами третьих элементов И всех моделей ребер, выход четверт .ого элемента ИЛИ блока формировани  топологии подключен к первым входам первьйх и вторых блоков сравнени  всех моделей ребер, выход первого блока сравнени  каждой моде ребер соединен со входом третьего триггера, первый выход которого под ключен к третьему входу элемента ИЛ второй выход третьего триггера соед нен с Третьим входом первого элемента И и с первым входом третьего элемента И, второй вход которого соединен со вторым входом первого блока сравнени  и подключен к выходу второго задатчика адреса, третий вход третьегоэлемента И соединен с выходом второго триггера, второй вход которого подключен к выходу четвертого элемента И, первый вход которого соединен со вторым выходом третьего триггера, выход первого задатчика адреса подключен ко второ му входу второго блока сравнени , выход которого соединен со входом четвертого триггера, выход которого подключен к третьему входу второго элемента И, и четвертые входы вторых элементов И всех моделей ребер соединены с третьим выходом блока управлени , четвертый выход которого подключен ко вторым входам четвертых элементов И всех моделей. На фиг. 1 изображена функциональ на  схема предложенного устройства; на фиг. 2, 3, 4, 5 показаны фрагмен ты моделируемых графов. Устройство содержит блок 1 моделей ветвей, блок 2 формировани  топологии, блок 3 управлени , генератор импульсов 4. Кажда  модель ветви содержит задатчики 5, б адресов начального и конечного узлов соответственно, выполненные в виде кольцевых сдвиговых регистров (далее называемые ЗАНУ и ЗАКУ), формирователь 7 временных интервалов, триггеры 8-11, блоки сравнени  12, 13, элементы И 14-17, инвертор 18, элемент ИЛИ 19. Блок формировани  топологии содержит элементы И 20-22, инвертор 23, элементы ИЛИ 24-27. На фиг. 2а, За, 4а и 5 кружками обозначены узлы графа, стрелками - ветви графа. Номера узлов проставлены над их изображени ми . На фиг. 26, 36, 46 показано содержимое , задатчиков адресов начальных и конечных узлов (ЗАНУ или ЗАКУ) в начале цикла. В этих задатчиках отмечен разр д, отведенный дл  записп логической функции узла (ЛФУ). Не оконченные в рассматриваемый момент времени вход щие ветви обозначены на фиг. 2а, За, 4а пунктиром. Работу устройства рассмотрим на примерах. 1. Пусть в графе моделируетс  кратчайший путь, т.е.. все узлы типа ИЛИ. Пусть узлу 41 (фиг. 2а) инцидентны б ветвей: 3 вход щих (Q, ti, с) и 3 выход щих (х, у, z). В ЗАКУ моделей ветвей а,ь,с и в ЗАНУ моделей ветвей X, у, г записан двоичный код числа 41. Содержимое этих задатчиков при условии, что задатчики семиразр дные, приведено на фиг. 26. В седьмом разр де, предназначенном дл  записи ЛФУ, записан нуль. Работу устройства рассмотрим с момента окончани  одной из ветвей, вход щих в узел 41 (например, ветви о.) ... В момент окончани  формировани  временного интервала триггер 8 модели ветви л устанавливаетс  в единицу , и через элемент ИЛИ 24 и инвертор 23 на первый вход элемента И 21 блока формировани  топологии подаетс  запрещающий сигнал. Поэтому импульсы серии А перестают поступать на формирователи временных интервалов всех моделей ветвей. Сигнал с выхода элемента ИЛИ 24 разрешает поступление импульсов серии Б на выход элемента И 22 и через элемент ИЛИ 26 - на входы всех задатчиков 5, б. До начала каждого цикла формировани  топологии триггеры 10, 11 всех моделей ветвей устанавливаютс  в единичное состо ние (установочные входы на фиг. 1 не показаны). На задатчики начинают поступать импульсы серии Б, сдвигающие вправо содержимое задатчиков. После первого импульса серии Б на выходе ЗАКУThe invention relates to the field of computer technology, in particular, to electronic modeling devices, and can be used in the construction of digital specialized machines for solving problems of explored operations. A device for modeling paths in a graph containing triggers, a time interval shaper, address setting devices and AND 1 elements is known. A disadvantage of the known device is high equipment consumption. The closest in technical essence to the proposed invention is a network modeling device. edge models by the number of works of the studied graph, each of which is made in the form of the first and second address setters, the output of the second address setter is connected to the first input the first element AND whose output is connected to the first input of the OR element, the second input of which is connected to the output of the element NOT, the input of which is connected to the output of the second address setter, the first trigger, the first output of which is connected to the second input of the first element AND, the second output of the first the trigger is connected to the first input of the second element And, the output of which is connected to the first input of the time interval generator, the output of which is connected to the first inputs of the first and second triggers, the topology shaping unit, made as the first element OR, whose inputs are connected to the outputs of the second triggers of all edge modules, the output of the first element OR is NOT connected to the first input of the first element AND whose output is connected to the second inputs of time interval drivers of all edge models, the output of the first element OR is connected to the first input of the second element AND, the output of which is connected to the first input of the second element OR, the output of which is connected to the inputs of the first and second setters of addresses of all edge models, the third element AND, in the moves of which are connected to the outputs of the elements OR all models of the ribs, the output of the third element AND is connected to the first input of the third element OR, the output of which is connected to the second inputs of the second elements and all models of the edges, the pulse generator, the first to the second outputs which are connected respectively to the second inputs of the first and the second element AND the formation-topology unit, the control unit, the first output of which is connected to the second input of the second element OR of the topology formation unit, the second output of the control unit is connected to About the second input of the third element OR of the topology shaping unit, the output of which is connected to the input of the control unit 2. A disadvantage of the known device is its narrow functionality. The purpose of the invention is to expand the class of tasks by providing associative search and equipment reduction. The goal is achieved by the fact that the first and second comparison blocks, the third and fourth triggers, the third and fourth AND elements are entered into all edge models, and the fourth OR element is additionally introduced into the topology shaping unit, and the fourth element inputs. OR Dineny with the outputs of the third elements and all models of the ribs, the output of the fourth element OR of the block forming the topology is connected to the first inputs of the first and second blocks of comparison of all the models of edges, the output of the first block of comparison each the mode of the ribs is connected to the input of the third trigger, the first output of which is connected to the third input of the IL element, the second output of the third trigger is connected to the third input of the first And element and to the first input of the third And element, the second input of which is connected to the second input of the first comparison unit and connected to the output of the second address setter, the third input of the third element I is connected to the output of the second trigger, the second input of which is connected to the output of the fourth element I, the first input of which is connected to the second output of the third trigger , the output of the first address setter is connected to the second input of the second comparison unit, the output of which is connected to the input of the fourth trigger, the output of which is connected to the third input of the second And element, and the fourth inputs of the second And elements of all edge models are connected to the third output of the control unit, the fourth output which is connected to the second inputs of the fourth elements And all models. FIG. 1 shows the functional scheme of the proposed device; in fig. 2, 3, 4, 5 fragments of simulated graphs are shown. The device contains a block of 1 models of branches, a block 2 of the formation of the topology, a block of 3 controls, a pulse generator 4. Each model of the branch contains adjustors 5, b of addresses of the initial and final nodes, respectively, made in the form of ring shift registers (hereinafter referred to as ZANU and ZAKU), driver 7 time intervals, triggers 8-11, comparison blocks 12, 13, elements AND 14-17, inverter 18, element OR 19. The topology shaping unit contains elements AND 20-22, inverter 23, elements OR 24-27. FIG. 2a, 3a, 4a and 5 circles indicate nodes of the graph, arrows indicate the branches of the graph. Numbers of nodes are placed above their images. FIG. 26, 36, 46 shows the contents of the address setters of the start and end nodes (ZANU or ZAKU) at the beginning of the cycle. In these master units, the bit reserved for recording the logical function of a node (LFC) is marked. Incoming branches that were not completed at the time in question are indicated in FIG. 2a, 4a, dotted line. The operation of the device consider the examples. 1. Let the shortest path be simulated in the graph, i.e. all nodes of type OR. Let node 41 (Fig. 2a) have incident b branches: 3 incoming (Q, ti, c) and 3 output (x, y, z). In the ZAKU models of the branches a, b, c and in the ZANU of the models of the branches X, y, d, the binary code of the number 41 is recorded. The contents of these setters, provided that the setters are seven-digit, are shown in FIG. 26. In the seventh bit, intended to record an LFU, zero is written. Consider the operation of the device from the moment one of the branches entering node 41 (for example, the branches of the lake) finish ... At the time when the formation of the time interval is completed, the trigger 8 of the branch model l is set to one, and through the OR 24 element and the inverter 23 to the first the input element AND 21 of the topology shaping unit is given a inhibitory signal. Therefore, the impulses of series A cease to arrive at the shapers of the time intervals of all models of branches. The signal from the output of the element OR 24 allows the arrival of pulses of series B at the output of the element And 22 and through the element OR 26 - at the inputs of all setters 5, b. Prior to the beginning of each cycle of topology formation, the triggers 10, 11 of all branch models are set to one (the setup inputs in Fig. 1 are not shown). A series B impulses begin to arrive at the dials, shifting the contents of the dials to the right. After the first impulse of series B at the exit ZAKH

оделей ветвей CL,. it, с (ЗАНУ модеей ветвей X, у, z ) по вл етс  единичный сигнал. Поскольку на двух входах элемента И 16 модели вети О, присутствуют разрешающие сигналы , этот единичный сигнал через третий вход элемента И 16 поступит, на его вход и на выход элемента ИЛИ 25 блока формировани  топологии, откуа он поступает на первые входы блоков сравнени  всех моделей ветвей . Поскольку в этот момент единичный сигнал присутствует на выходах ЗАНУ моделей ветвей х/ у, 2, то на выходе блока сравнени  12 упом нутых оделей ветвей будут нулевые сигналы и триггеры 10 тех же моделей останутс  в единичнс л состо нии. Триггеры 10 моделей ветвей, на выходе I ЗАНУ которых в этот момент будет нулевой сигнал, сустанавливаютс  на этом такте в . нулевое состо ние (так как на выходах соответствующих блоков сравнени  12 присутствуют единичные сигналы). Аналогично этому, остаютс  в единичном состо нии триггеры 11 моделей ветвей а, b, с (так как на выходах соответствующих блоков сравнени  13 будут нулевые сигналы). Триггеры 11 моделей ветвей, на выходах ЗАКУ которых в этом такте присутствуют нулевые сигналы, устанавливаютс  в нулевое состо ние. На следующем такте на выходе элемента И 16 модели ветви Q присутствует нулевой сигнал.(так как во втором разр де ЗАКУ модели ветви Остоит нуль). Поскольку ветвь Q - единственна  из ветвей, окончивша с  в предыдущем периоде поступлени  импульсов серии А ( т.е. в рассматриваемом цикле формировани  топологии находитс  в единичном состо нии единственный триггер 8, принадлежащий мо-. дели ветви а), то на выходах всех элементов И 16, а, следовательно, на выходе элемента ИЛИ 25, тоже бужет нулевой сигнал. В этом такте на выходах блоков сравнени  13 (12) моделей ветвей сх, ti, с (х, у, z) тоже будут нулевые сигналы, и триггеры 11 (10) упом нутых моделей ветвей остаютс  в единичном состо нии. После этого такта в единичном-состо нии остаютс триггеры 10 (11) тех моделей ветвей, в задатчиках 5(6) которых в первом и втором разр дах справа записана комбинаци  01. В нулевом состо нии наход тс  триггеры 10 (11) тех моделей ветвей, в задатчиках 5 (6) которых в первом и втором разр дах справа записана люба  комбина1;и , отлична  от 01 (т.е. 00,11,10). Формирование топологии происходит аналогичным образом в течение последующих четырех тактов. После шестого такта рассматриваемого цикла формировани  топологии в единичном состо нии останутс  триггерыCL branches ,. it, with (ZANU mode of branches X, y, z) appears a single signal. Since at the two inputs of the AND 16 model of the O branch, there are resolving signals, this single signal through the third input of the AND 16 element will arrive at its input and output of the OR element 25 of the topology shaping unit, but it goes to the first inputs of the comparison blocks of all branch models . Since at this moment a single signal is present at the outputs of the ZANU of the x / y, 2 branch models, then at the output of the comparison block the 12 mentioned branches will have zero signals and the triggers of the 10 same models will remain in the single state. The triggers of the 10 branch models, at the output of the 1st ZANU of which at this moment there will be a zero signal, are set up on this tick to. zero state (as there are single signals at the outputs of the corresponding blocks of comparison 12). Similarly, the triggers of the 11 models of the branches a, b, c remain in one state (since the outputs of the corresponding comparison blocks 13 are zero signals). The triggers of 11 models of branches, at the outputs of the ZAKU of which there are zero signals in this cycle, are set to the zero state. At the next cycle, at the output of the And Q model of the Q branch, there is a zero signal (since in the second section of the model, the model of the Ostoit branch is zero). Since the Q branch is the only one of the branches that ended in the previous period of the arrival of series A pulses (i.e., in the considered cycle of topology formation, the only trigger 8 belonging to the a branch model a is in the single state), then at the outputs of all elements And 16, and, consequently, at the output of the element OR 25, the zero signal also wakes up. In this cycle, at the outputs of the comparison blocks, 13 (12) branch models cx, ti, c (x, y, z) will also have zero signals, and the triggers 11 (10) of the mentioned branch models remain in one state. After this clock cycle, the triggers of 10 (11) of those branch models remain in the unit-state, in the setting units 5 (6) of which the combination 01 is recorded in the first and second bits on the right. In the zero state there are triggers of the branches , in the setting units 5 (6) of which in the first and second bits on the right, any combination of 1 is recorded, and is different from 01 (i.e., 00, 11, 10). The formation of the topology occurs in a similar way over the next four cycles. After the sixth cycle of the considered cycle of topology formation, the triggers will remain in a single state.

11 моделей ветвей а, Ь, с и триггеры 10. моделей ветвей х, у, z.. далее, на седьмом такте, производитс  формирование логической функции узла. В последнем такте каждого цикла формировани  топологии остаютс  в единичном состо нии триггеры 11 моделей ветвей, вход щих в моделируемый узел. Триггеры 11 всех остальных моделей ветвей наход тс  в нулевом состо нии. В рассматриваемом при0 мере в седьмом такте в единичном состо нии наход тс  триггеры моделей ветвей а, Ь, с. Остальные триггеры 11 наход тс  в нулевом состо нии , их нулевые выходы через элементы 11 models of branches a, b, c and triggers of 10. models of branches x, y, z. Further, at the seventh cycle, the logical function of the node is formed. In the last cycle of each cycle of topology formation, the triggers of 11 models of the branches included in the simulated node remain in a single state. The triggers 11 of all other branch models are in the zero state. In the considered sample, in the seventh cycle, in the single state there are triggers of the branch models a, b, c. The remaining triggers 11 are in the zero state, their zero outputs through the elements

5 ИЛИ 19 соответствук цих моделей ветвей обеспечивают наличие единичных сигналов на соответствующих входах элемента И 20 блока формировани  топологии . Нулевые сигналы с выходов 5 OR 19 corresponding branch models provide the presence of single signals at the corresponding inputs of the element AND 20 of the topology formation unit. Zero signals from the outputs

0 ЗАКУ мод:елей ветвей о, Ъ, ев седьмом такте через инверторы 18 и элементы ИЛИ I9 также обеспечивают единичные сигьалы на соответствующих входах элемента И 20. Таким образом, в 0 ZAKU mod: spruce branches o, b, e of the seventh cycle through inverters 18 and the elements OR I9 also provide single sigals on the corresponding inputs of the And 20 element. Thus, in

5 седьмом такте рассматриваемого цикла формигровани  топологии на всех входах элемента И 20 блока формировани  топологии присутствуют единичные сигналы, вследствие чего на выходе элемента И 20 также присутству0 ет единичный сигнал. Этот сигнал через элемент ИЛИ 27 Поступает на первые входи элементов И 14 всех моделей ветвой. Синхронно с последним ицпульсом сдвига в каждом цикле (т.е. 5, the seventh cycle of the considered cycle of forming the topology, all inputs of the element AND 20 of the topology formation unit contain single signals, as a result of which the output of the element 20 also contains a single signal. This signal through the element OR 27 Enters the first inputs of the elements AND 14 of all models by the branch. Synchronously with the last shift pulse in each cycle (i.e.

5 в данном блучае синхронно с седьмым импульсом сдвига) блок 3 управлени  :выдает разрешающий сигнал на вторые :входы элементов И 14 всех моделей ветвей. Поскольку триггеры 10 мо0 делей ветвей X, у, z остались в единичном состо нии, а триггеры- 9 тех же моделей ветвей наход тс  в нулевом состо нии (ветви х, у, z не окончены), то на всех входах эле5 ментов И 14 моделей ветвей х, у, z присутству1от единичные сигналы.Следовательно , на выходах упом нутых элементов по вл ютс  единичные сигналы , которые поступают на формирователи временных интервалов в моделей 5 in this process synchronously with the seventh shift pulse) control unit 3: outputs the enabling signal to the second: the inputs of the elements AND 14 of all branch models. Since the triggers of 10 models of branches X, y, z remained in the single state, and the triggers of the 9 same models of the branches are in the zero state (branches x, y, z are not finished), then at all inputs of the elements And 14 models of branches x, y, z are present from single signals. Consequently, at the outputs of the above elements appear single signals, which are fed to the timers in the models

0 ветви X, у, Z, разреша  этим формировател м отсчет импульсов серии А. Через врем  t , где t пфвмврем  подготовки формировател  к отсчету импульсов серии А, блок 3 0 branches X, y, Z, allowing these shapers to count the pulses of series A. After time t, where t is the preparation of the shaper of counting pulses of series A, block 3

5 управлени  выдает единичный сигнал на первые входы элементов И 15 всех моделей ветвей. Так как триггеры 11 моделей ветвей Q, h, с наход тс  в единичном состо нии, единичные сиг0 налы по вл ютс  на выходах упом нутых элементов. Сигнал с выхода элемента И 15 модели ветви D устанавливает триггер 8 модели а в нулевое состо ние. Сос Ь ни  триггеров 8 мо5 делей ветвей Ь и с не измен ютс  (тси как эти триггеры наход тс  в нулевом состо нии). Поскольку все триггеры наход тс  в нулевом состо нии, на выходе элемента ИЛИ 24 по вл етс  ну левой сигнал, который через инвертор 23 и элементы И 21, 22 запрещает пос тупление импульсов серии Б и разреша ет поступление импульсов серии А на модели ветвеЗ. Отсчет импульсов сери А производитс  всеми формировател ми , на которые было подано разрешение , в том числе фо иировател ми моделей ветвей х, у, z. Рассмотрим цикла формировани  топологии в том случае, когда непос редственно перед его началом одновре менно окончились две ветви, вход щие в разные узлы (ветви т, d, вход щие в узлы 21 и 49 соответственно фиг. 3). В течение рассматриваемого цикла формировани  топологии наход тс  в единичном состо нии триггеры 8 моделей т, d . Поскольку в первом и втором разр дах справа в ЗАКУ моделей ветвей m и d записана оди накова  комбинаци  01 (см. фиг. 36) то первые два такта цикла происход т , как описано выше. На третьем .такте цикла формировани  топологии на выходе элемента И 16 моделей ветви m присутствует единичный сигнал (так как триггеры 8 и 11 модели вет ви наход тс  в единичном состо нии, и в третьем справа разр де ЗАКУ модели ветви m записана единица). Следовательно, единичный сигнал при сутствует также на выходе элемента ИЛИ 25 блока формировани  топологии На выходе ЗАКУ модели ветви d в этот момент присутствует нулевой (Сигнал. Поэтому на йыходе блока сра нени  13 модели ветви d по вл етс  единичный сигнал (по первому входу этого элемента от элемента ИЛИ 25 поступает единичный сигнал, по втор му входу от ЗАКУ - нулевой сигнал). Единичный сигнал с выхода блока 13 модели ветви устанавливает в нуль триггер 11 той же модели. Поэтому в течение остальных тактов рассматр ваемого цикла на одном из входов, а следовательно,. на выходе элемента И 16 модели ветви d присутствует нулевой сигнал. Таким образом, далее в этом цикле производитс  проверка совпадени  адресов с конечным адресом ветви m (т.е. с 21). Цикл продолжаетс  и оканчиваете  как описано выше, выдачей разрешени  на формирователи моделей г, р, После окончани  цикла триггер 8 модели ветви d выходным сигналом элемента И 15 той же модели ветви d не устанавливаетс  в нулевое состо  ние, так как на одном из входов эле мента И 15 той же модели, а, следовательно , и на выходе присутствует нулевой сигнал, обусловленный нуле вым состо нием триггера 11 той же модели. Поэтому единичный сигнал с выхода ; элемента ИЛИ 24 через инвертор 23 по-прежнему запрещает поступление импульсов серии А и разрешает поступление импульсов серии Б на модели ветвей. Таким образом, организуетс следующий цикл формировани  топологии. В этом цикле выбранным адресом, т.е. адресом, с которым производитс  сравнение,  вл етс  конечный адрес ветви d (т.е. 49) . Поскольку триггер 8 модели ветви m находитс  в нулевом состо нии, на выходе элемента И 16 той же модели в течение этого цикла присутствует нулевой сигнал. В конце уцикла поступают разрешающие сигналы на формирователи моделей ветвей f, g. Аналогично производитс  выбор одного из адресов в каждом цикле, если одновреммно окончилось большее число ветвей. 2. Работа устройства в режиме моделировани  длиннейшего пути (т.е., когда в узлах выполн етс  функци  конъюнкции).иллюстрируетс  фиг. 4а, 46. Пусть моделируетс  узел 37 (фиг. 4а), и к началу рассматриваемого цикла формировани  топологии окончилась одна ветвь - Q. Первые шесть тактов цикла формировани  топологии происходит совершенно так же, как описано выше. На седьмом такте цикла формирование топологии на выходах всех элементов ИЛИ 19, кроме элемента ИЛИ 19 модели ветви Ь, присутствуют единичные сигналы. Действительно , после шестого такта формировани  топологии.все триггеры 11, кроме триггеров-11 моделей ветвей а, Ь, наход тс  в нулевом состо нии и единичные сигналы с их нулевых выходов поступают на входы соответствующих элементов ИЛИ 19. На выходе элемента и 17 модели ветви а присутствует единичный си.гнал, так как триггеры 9 и 11 модели ветви а наход тс  в единичном состо нии, а в седьмом разр де ЗАКУ моделей ветвей а, Ь записана единица. Последнее обуславливает также наличие нулевых сигналов на выходах инверторов 18 моделей ветвей Q, То. Таким образом, на выходе элемента ИЛИ 19 присутствует единичный сигнал, обусловленный единичным сигналом с выхода элемента И 17 той же модели. На выходе элемента И 17 модели ветви в имеетс  нулевой сигнал,, так как триггер 9 модели ветви Ь находитс  в нулевом состо нии (ветвь не окончена). Поскольку на остальных входах элемента ИЛИ 19 модели ветви . Ь также имеютс  нулевые сигналы, на выходе упом нутого элемента также присутствует нулевой сигнал. Таким образом, в этом такте на выходе элемента И 20 блока формировани  топологии, а,следовательно, и5 control outputs a single signal to the first inputs of the elements AND 15 of all branch models. Since the triggers of the 11 models of the branches Q, h, c are in the unit state, the unit signals appear at the outputs of the said elements. The signal from the output of the AND element of the D branch model sets the trigger 8 of the model A to the zero state. The cob b neither the triggers of the 8 models of the b and c branches are changed (tsi as these triggers are in the zero state). Since all the triggers are in the zero state, the output of the OR element 24 is the zero signal, which, through the inverter 23 and the elements AND 21, 22, prohibits the arrival of the B-series pulses and enables the arrival of the A-series pulses on the Vendor model. Series A pulses are counted by all formers for which permission has been filed, including the generators of the x, y, z, branch models. Consider the cycle of topology formation in the case when, immediately before its beginning, two branches ended simultaneously in different nodes (branches t, d, entering nodes 21 and 49, respectively, Fig. 3). During the considered cycle of topology formation, the triggers of 8 models of t, d are in a single state. Since in the first and second digits on the right, in the ZAKU models of the branches m and d are written down the same combination 01 (see Fig. 36), the first two cycles of the cycle occur as described above. On the third cycle of the formation of the topology at the output of the element And 16 models of branch m there is a single signal (since the triggers 8 and 11 of the branch model are in the single state, and in the third right bit, the unit of the branch m is written one). Consequently, a single signal is also present at the output of the element OR 25 of the topology forming unit. At the output of the ORDER of the model of branch d at this moment there is zero (Signal. Therefore, on the output of the block of comparison 13 of the model of branch d, a single signal appears (at the first input of this element a single signal is received from the OR 25 element, a zero signal is received on the second input from the ARCS.) A single signal from the output of block 13 of the branch model sets the trigger 11 of the same model to zero. Therefore, during the remaining cycles of the cycle under consideration, one of the inputs o, and therefore, the output of element d of model 16 of branch d is a zero signal. Thus, later in this cycle, a check is made for matching the addresses with the final address of branch m (i.e., from 21.) The cycle continues and ends as described above By issuing permission to the formers of models g, p. After the end of the cycle, the trigger 8 of the model of branch d is not set to the zero state by the output signal of element 15 of the same model of branch d, since at one of the inputs of element 15 of the same model therefore, zero is present at the output drove due to the zero state of trigger 11 of the same model. Therefore, a single signal from the output; the element OR 24 through the inverter 23 still prohibits the arrival of the impulses of series A and permits the arrival of impulses of the series B on the branch models. Thus, the next cycle of topology formation is organized. In this cycle, the selected address, i.e. the address with which the comparison is made is the final address of branch d (i.e. 49). Since the trigger 8 of the model of branch m is in the zero state, at the output of the element AND 16 of the same model during this cycle there is a zero signal. At the end of the cycle, resolving signals arrive at the formers of the models of the f, g branches. One of the addresses in each cycle is selected in the same way, if a greater number of branches have run out at the same time. 2. The operation of the device in the simulation mode of the longest path (i.e., when the conjunction function is performed on the nodes). FIG. 4a, 46. Let node 37 be modeled (Fig. 4a), and by the beginning of the considered cycle of topology formation, one branch had ended - Q. The first six cycles of the topology formation cycle are exactly the same as described above. On the seventh cycle of the cycle, the formation of the topology at the outputs of all elements of OR 19, except for the element OR 19 of the model of branch b, there are single signals. Indeed, after the sixth cycle of topology formation, all the triggers 11, except for the trigger 11 models of the branches a, b, are in the zero state and the single signals from their zero outputs arrive at the inputs of the corresponding elements OR 19. At the output of the element and 17 of the branch model and there is a single signal. since the triggers 9 and 11 of the model of branch a are in the single state, and in the seventh section of the models of the branches a, b, the unit is recorded. The latter also determines the presence of zero signals at the inverter outputs of 18 models of the branches Q, То. Thus, at the output of the element OR 19 there is a single signal, due to a single signal from the output of the element And 17 of the same model. At the output of the And 17 model of the branch in, there is a zero signal, since the trigger 9 of the model of the branch L is in the zero state (the branch is not over). Because on the remaining inputs of the element OR 19 branch models. B, there are also zero signals, and a zero signal is also present at the output of said element. Thus, in this tact at the output of the element And 20 block forming the topology, and, consequently,

на соответствующих входах элементов И 14 всех моделей ветвей присутствуют нулевые сигналы, вследствие чего ча формкрователи моделей ветвей с, d не поступает разрешение на счет импульсов серии А. как описано ранее выходной сигнал элемента И 15 устанавливает в нуль триггер 8 модели ветви а. Поступление импульсов серии Б прекращаетс , начинаетс  поступление импульсов серии А. Когда формирователь 7 модели ветви в закончит свою работу, в следующем цикле формировани  топологии будет снова провер тьс  адрес 37. Первые шест тактов цикла происходит так описано выше. В седьмом такте на выходе элемента И 17 модели ветви Ъ присутствует единичный сигнал, так как триггер 9 этой модели ветви установилс  в единичное состо ние. Таким образом в этом такте единичные сигналы присутствуют на всех входах элемента И 20, а значит и на его выходе. Следовательно, в этом такте на всех входах элементов И 14 моделей ветвей с имеютс  разрешающие сигналы и на формирователи упом нутых моделей ветвей поступают сигналы, разрешающие счет импульсов серии А. Таким образом, произошло формирование функции конъюнкции в узле 37 (т.е. разрешение на формирование ветвей с и d выдано только-после того, так окончились ветви а и Ь).At the corresponding inputs of elements AND 14 of all models of the branches, zero signals are present, as a result of which the formcoaters of the models of branches C, d do not receive permission to account for pulses of the A series. As described earlier, the output signal of the element 15 sets zero the trigger 8 of the model of branch a. The arrival of the B-series pulses stops, the arrival of the A-series pulses begins. When the former 7 of the branch model finishes its work, in the next cycle of formation of the topology address 37 will be checked again. The first six cycles of the cycle occur as described above. In the seventh cycle, at the output of the element And 17 of the branch model b, there is a single signal, since the trigger 9 of this branch model is set to the single state. Thus, in this cycle, single signals are present at all inputs of the element And 20, and therefore at its output. Consequently, in this cycle, on all inputs of elements AND 14 models of branches with there are resolving signals, and on the drivers of said models of branches, signals are received that allow the counting of series A pulses. Thus, the conjunction function was formed at node 37 (i.e. the resolution to the formation of branches c and d was issued only after that, so branches a and b ended.

3.Предложенное устройство может также моделировать пути в сложнсм графе, то есть в графе, часть узлов которого выполн ет функцию дизъюнкции , а друга  часть - функцию конъюнкции . Фрагмент сложного графа показан на фиг. 5. Узлы 15 и 47 - узлы типа И, то есть ветвь е (f) начинаетс  только тогда, когда „окончились ветви а и Ъ (с и d), узел 26 узел типа ИЛИ (т.е. ветвь g начинаетс , когда окончилась ветвь е или f). Пусть все задатчики адресов-семиразр дные . Тогда в седьмом разр де ЗАКУ (ЗАНУ) моделей ветвей е, t (g) записываетс  нуль, а в седьмом разр де ЗАКУ (ЗАНУ) моделей ветвей и, ft,3. The proposed device can also simulate paths in a complex graph, that is, in a graph, part of the nodes of which performs the function of disjunction, and the other part - the function of conjunction. A fragment of a complex graph is shown in FIG. 5. Nodes 15 and 47 are type I nodes, that is, the e (f) branch starts only when the a and b branches have ended (c and d), the node 26 is an OR type node (i.e., the g branch starts when branch e or f ended. Let all address adjusters be semi-decimal. Then in the seventh discharge of ZAKU (ZANU) branch models e, t (g) the zero is recorded, and in the seventh discharge of ZAKU (ZANU) branch models u, ft,

с, d (e,f ) записьшаетс  единица. При моделировании узлов 15 и 47 устройство функционирует, как описано в примере 2, а при моделировании узла 26 - как описано в примере 1.c, d (e, f) is one. When modeling nodes 15 and 47, the device functions as described in example 2, and when modeling node 26, as described in example 1.

4.Возможность выполнени  устройством ассоциативного поиска рассмотрим на примере поиска по упор доченной совокупности признаков.4. The possibility of the device performing an associative search will be considered on the example of a search according to an ordered set of features.

В этом случае формирователи выполн ют роль  чеек пам ти данных, а ЗАКУ роль  чеек пам ти ассоциативных признаков . А именно, каждый разр д ЗАКУ соответствует определенному признаку . Единица в i-M разр де ЗАКУ и ;i-и модели ветви означает, чтоIn this case, the formers perform the role of data memory cells, and ZAKU play the role of memory cells of associative features. Namely, each rank of ZAKU corresponds to a certain attribute. The unit in the i-M de ZAKU and and; i-and branch models means that

информаци , хран ща с  в формирователе 7 этой модели ветви, обладает признаком. Например, если в ЗАКУthe information stored in the former 7 of this branch model has a feature. For example, if in zaku

j -и модели ветви записан код 00j and branch models recorded code 00

0101, это означает, что содержимое формировател  облашает первым и третьим признаками.0101, this means that the contents of the shaper are covered with the first and third signs.

При установке всех триггеров 8 и 9 в единицу, устройство может производить ассоциативный поиск по различным совокупност м признаков. When installing all the triggers 8 and 9 into a unit, the device can perform an associative search on various sets of features.

0 Если, например, подавать разрешающие сигналы из блока управлени  на . элементы И 14 синхронно первым и вторым импульсами серии Б в каждом цикле ФоЕ 1ировани  топологии, то в 0 If, for example, to give permission signals from the control unit to. elements And 14 synchronously with the first and second impulses of series B in each cycle of the FoE 1irovi

5 первую очередь выбираютс  формирователи , информаци  в которых обладает первым и вторым признаками (т.е. формирователи тех моделей ветвей , в ЗАКУ которых записан код 11), 5, firstly, shapers are selected, the information in which has the first and second signs (i.e., shapers of those branch models, in whose code the code 11 is written),

0 далее формирователи моделей ветвей, в ЗАКУ которых записаны коды U1,0 next shaper models of branches, in the zaku which recorded codes U1,

10,00. -(Под выбором формировател  понимаетс  подача на его вход разрешающего сигнала с выхода соответ5 ствующего элемента И 14). Подобным образом можно организовать ассоциативный поиск информации по другим совокупност м признаков.10.00. - (By shaper selection, we mean the supply to its input of an enable signal from the output of the corresponding element I 14). Similarly, you can organize an associative search for information on other sets of features.

Предложенное устройство благодар  The proposed device thanks

0 наличию новых элемеитов и св зей между ними позвол ет решать задачу ассоциативного поиска на исследуемом0 the presence of new elements and connections between them allows us to solve the problem of associative search on the studied

сетевом графике.network graphics.

3535

Claims (2)

Формула изобретени Invention Formula Устройство дл  моделировани  сетевых графиков , содержащее блок мо0 делей ребер по числу работ исследуемого графика, кажда  из которых выполнена в виде первого и второго задатчиков адресов, выход второго.задатчика адреса подключен к первому первого элемента И, выхбд A device for simulating network graphs, containing a block of rib models by the number of jobs of the graph under study, each of which is made up of the first and second address setters, the output of the second address address block is connected to the first first element AND 5 которого соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу элемента НЕ, вход которого соединен с выходом второго задатчика адреса, первого 5 of which is connected to the first input of the OR element, the second input of which is connected to the output of the element NOT, the input of which is connected to the output of the second address setting unit, the first 0 триггера, первый-выход которого подключен ко второму входу первого. элемента И, второй выход первого; триггера соединен с первым входом второго элемента И, выход которого 0 trigger, the first output of which is connected to the second input of the first. element I, the second output of the first; trigger is connected to the first input of the second element And, the output of which 5 подключен к первому входу формировател  временных интервалов, выход которого соединен с первыми входами первого и второго триггеров, блок формировани  топологии, выполненный в 5 is connected to the first input of the time interval generator, the output of which is connected to the first inputs of the first and second triggers; a topology generation unit, made in 0 виде первого элемента ИЛИ, входы которого соединены с выходами вторых триггеров всех моделей ребер, вьлход первого элемента ИЛИ через элемент НЕ подключен к первому входу перво5 го элемента И, выход которого соединен со вторыми входами формирователе временных интервалов всех моделей ре бер, выход первого элемента ИЛИ подключен к первому входу второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого подключен ко входам первого и второго задатчиков адресов всех моделей ребер, третьего элемента И, входы которого соединены с выходами элементов ИЛИ всех моделей ребер, выход третьего элемента И подключен к первому входу третьего элемента ИЛИ, выход которого соединен со вторыми входами вторых элементов И всех моделей ребер, генератор импульсов, первый и второй выходы которого подключены соответственно ко вторым входам первого и второго элементов И блока формировани  топологии, блок управлени , первый выход которого соединен со вторым входом второго, элемента ИЛИ блока формировани  топологии, второй выход блока управлени  подключен ко второму входу третьего элемента ИЛИ блока формировани  топологии, выход которого соединен со входом блока управлени , отличающеес  тем, что, с целью расширени  класса решаемых задач за счет ассоциативного поиска и сокращени  оборудовани  эо все модели ребер введены первый и второй блоки сравнени , третий и четвертый триггеры, третий и четвертый элементы И, а в блок формировани топологии дополнительно введен четве тый элемент ИЛИ, прич€ и входы четвертого элемента ИЛИ блока формировани  топологии соединены с выходами третьих элементов И всех моделей ребер, четвертого элемента ИЛИ блока формировани  топологии подключен к первым входам .первых и вторых блоков сравнени  всех моделей ребер, выход первого блока сравнени  каждой модели ребра соединен со входом третьего триггера, первый выход которого подключен к третьему входу элемента ИЛИ, второй выход третьего триггера соединен с третьим входом первого элемента И и с первьм входом третьего элемента И, второй вход которого соединен со вторым входом первого блока сравнени  и подключен к выходу второго задатчика адреса, третий вход третьего элемента И соединен с выходом второго триггера, второй вход которого подключен к выходу четвертого элемента И, первый вход которого соединен со вторым выходом третьего триггера, выход первого задатчика адреса подключен ко второму входу второго блока сравнени , выход которого соединен со входом четвертого триггера, выход которого подключен к третьему входу второго элемента И, четвертые входы Вторых элементов И всех моделей ребер соединены с третьим выходом блока управлени , четвертый выход которого подключен ко вторым входам четвертых элементов И всех моделей ребер. Источники информации, прин тые во внимание при экспертизе 1.Авторское, свидетельство СССР по за вке №2199427, 06.07,77. 0 view of the first element OR, whose inputs are connected to the outputs of the second triggers of all edge models, the first element OR input is NOT connected to the first input of the first element AND whose output is connected to the second inputs of the time interval former of all models, the output of the first element OR is connected to the first input of the second element AND, the output of which is connected to the first input of the second element OR, the output of which is connected to the inputs of the first and second address setting devices of all edge models, the third element AND, the inputs of which are connected to the outputs of the elements OR of all models of the ribs, the output of the third element AND is connected to the first input of the third element OR, the output of which is connected to the second inputs of the second elements AND of all models of the ribs, pulse generator, the first and second outputs of which are connected respectively to the second inputs of the first and the second element And the topology shaping unit, the control unit, the first output of which is connected to the second input of the second, OR element of the topology shaping unit, the second output of the connecting control unit The second input of the third element OR of the topology shaping unit, the output of which is connected to the input of the control unit, is characterized in that, in order to expand the class of tasks solved by associative search and reduce equipment, all edge models introduced the first and second comparison blocks, the third and the fourth triggers, the third and fourth elements AND, and the fourth element OR are additionally introduced into the topology shaping unit, the inputs and the fourth OR element of the topology shaping unit are connected to the outputs of the third el And all the rib models, the fourth OR element of the topology shaping unit are connected to the first inputs of the first and second comparison modules of all edge models, the output of the first comparison module of each edge model is connected to the input of the third trigger, the first output of which is connected to the third input of the OR element, the second the output of the third trigger is connected to the third input of the first element I and to the first input of the third element I, the second input of which is connected to the second input of the first comparison unit and connected to the output of the second unit address, the third input of the third element I is connected to the output of the second trigger, the second input of which is connected to the output of the fourth element I, the first input of which is connected to the second output of the third trigger, the output of the first address setter is connected to the second input of the second comparison unit, the output of which is connected to the input the fourth trigger, the output of which is connected to the third input of the second element I, the fourth inputs of the second elements AND of all edge models are connected to the third output of the control unit, the fourth output of which is so me to the second input of the fourth element and all edges of the model. Sources of information taken into account in the examination 1.Avtorskoe, certificate of the USSR in application No. 2199427, 06.07,77. 2.Авторское свидетельство СССР № 422002, кл. G Об G 7/48, 30.03.74 прототип) ,2. USSR author's certificate number 422002, cl. G About G 7/48, 03/30/74 prototype),
SU772516245A 1977-08-15 1977-08-15 Device for simulating network diagrams SU708367A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772516245A SU708367A1 (en) 1977-08-15 1977-08-15 Device for simulating network diagrams

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772516245A SU708367A1 (en) 1977-08-15 1977-08-15 Device for simulating network diagrams

Publications (1)

Publication Number Publication Date
SU708367A1 true SU708367A1 (en) 1980-01-05

Family

ID=20721595

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772516245A SU708367A1 (en) 1977-08-15 1977-08-15 Device for simulating network diagrams

Country Status (1)

Country Link
SU (1) SU708367A1 (en)

Similar Documents

Publication Publication Date Title
US4506348A (en) Variable digital delay circuit
SU708367A1 (en) Device for simulating network diagrams
JPS6094525A (en) Time division pulse pattern generator
SU556460A2 (en) Network Modeling Device
SU1129617A1 (en) Device for simulating extremum parts in graph
SU1119024A1 (en) Device for simulating network schedule
SU1142841A1 (en) Device for simulating graphs
SU922707A2 (en) Device for probabilistic simulation
SU763911A1 (en) Device for simulating graphs
SU1128272A2 (en) Device for simulating network-type schedules
SU670942A1 (en) Combination computing system
SU1051543A1 (en) Device for simulating shortest path of graph
RU2024057C1 (en) Petry-net analyzer
SU1525873A1 (en) Device for shaping pulse train
SU813429A1 (en) Device for control of digital integrating structure
SU857978A1 (en) Simulator of multidimensional random values
SU750503A1 (en) Computing device for solving problems of planning
SU868749A1 (en) Number sorting device
SU1228111A1 (en) Device for simulating graphs
SU1182538A1 (en) Device for simulating network graphs
SU932487A1 (en) Number ordering device
SU991397A1 (en) Multi-function binary train generator
SU432480A1 (en) CONTROLLED DISTRIBUTOR
SU488212A1 (en) Device for probabilistic modeling
SU1049867A1 (en) Device for forming control signal sequence