SU708269A1 - Устройство дл контрол интегральных микросхем - Google Patents

Устройство дл контрол интегральных микросхем Download PDF

Info

Publication number
SU708269A1
SU708269A1 SU782633413A SU2633413A SU708269A1 SU 708269 A1 SU708269 A1 SU 708269A1 SU 782633413 A SU782633413 A SU 782633413A SU 2633413 A SU2633413 A SU 2633413A SU 708269 A1 SU708269 A1 SU 708269A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
unit
inputs
arrangement
testing integrated
Prior art date
Application number
SU782633413A
Other languages
English (en)
Inventor
Елизар Ильич Николаев
Ефим Зиньделевич Храпко
Александр Викторович Горохов
Original Assignee
Предприятие П/Я А-1586
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1586 filed Critical Предприятие П/Я А-1586
Priority to SU782633413A priority Critical patent/SU708269A1/ru
Application granted granted Critical
Publication of SU708269A1 publication Critical patent/SU708269A1/ru

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

Изобретение относитс  к измерительной технике, может быть использо вано в системах контрол  и диагности ки неисправностей элементов радиоэлектронной аппаратуры. Известно устройство дл  обнаружени  неисправностей в логических схемах , содержащее счетчик, выходам которого соединены с блоком регистрации , эталонным блоком и контролируемые блоком, соедкн &лал своими выходами с соответствующими входгми блока регистрации и блока сравнени , вторые входы которого подключены к выходам эталонного блока, а выходы .- к блокам индикации и регистрации. Устройство содержит генератор управ .л гацих сигналов, тактовые выхсдаы которого подключены к управл ницим входам эталонного и контролируег.юго бло ков, к соответствующим входам блока сравнени , блоков индикации и регист рации и к счетному выходу счетчика; выхсщ установки нул  генератора управл ющих сигналов соединен с соответствующими входами счетчика, блока регистрации, эталонного и контроли .руемого блоков, а его входы - с выходами блока;сравнени  1. Это устройство не может быть использовано при диагностике цифровых узлов. Наиболее близко к предлагаемому устройство дл  контрол  интегральных микросхем, содержащее одноконтактный зонд, соедин емый с выводсм контролиру 40й микросхемы, эталонную микросхему , блок сравнени  и индикатор исправности 2 .. У этого устройства ограниченные функциональные возможности. Цель изобретени  - расширение функциональных возможностей - достигаетс  благодар  тому, что в устройство дл  контрол  интегральных микросхем , содержащее одноконтактный зонд, соедин емый с выводом контролируемой микросхемы, эталонную микросхет у,; . блок сравнени  и индикатор исправности , введены блок пам ти и коммутатор, причем вход коммутатора соединен с с неконтактным зондом, а его выходы соединены со входгили блока пам ти, выходы которого соединены с соответствующими входами блока среш нени  и эталонной микросхемы, выходы которой соединены с соответствующими вхоцами блока сравнени , а выходы последнего
св заны со входом индикатора исправности ..
На чертеже приведена структурна  электрическа  схема устройства.
Установка тестового контрол  1 задает входные воздействи  в виде двоИЧН1ЛХ кодов на входы контролируемого цифрового узла 2 и производит поканальное сравнение ответных реакций узла 2 с заранее известными наборами двоичных кодов.
Сигналы, поступающие.на входы контролируемой микросхемы 3 и снимаемые с ее выходов, при помощи одноконтактного зонда и коммутатора 4 записьшаютс  последовательно в блок пам ти 5.
Запись информации в блок пам ти 5 происходит в процессе прохождени  тестовой программы дл  контрол  цифрового узла 2. За каждый полный цикл прохождени  программы в блок пам ти записываетс  информаци  с одного вывода контролируемой микросхемы 3. После записи всех двоичных последовательностей со входов и выходов контролируемой микросхемы 3 происходит считывание информации из блока пам ти 5, причем информаци , соответствующа  выходным каналам интегральной микросхемы 3, подаетс  на входы эталонной микросхемы б и блока сравнени  7. Ответнйе сигналы с эталонной микросхемы 6 поступают на соответствующие входы блока сравнени  7. По результатам сравнени  выходных сигналов эталонной микросхемы б и сигналов, записанных в блок пам ти 5 с выходов контролируемой микросхемы 3, делаетс  вывод о правильности функционировани  контролируемой микросхемы 3.
Результаты поканального сравнени  вывод тс  на индикатор исправности 8
Предлагаемое устройство обеспечивает возможность диагностики интегральных микросхем путем записи информации в блок пам ти через одноконтактный игольчатый зонд со всех 5 ее выводов в трудно;иоступных местах и в узлах, покрытых защитным слоем лака.
Положительным эффектом предлагаемого устройства  вл етс  возможность диагностировани  интегральных микросхем в услови х, где применение группового контактного зонда исключено; при этом не требуетс  привлечени  высококвалифицированного персонала.

Claims (2)

1.Авторское свидетельство СССР 441532, кл. G 01 R 31/28, 1974.
2.Авторское свидетельство СССР №483633, кл. G 01 R 31/28, 1975.
SU782633413A 1978-06-26 1978-06-26 Устройство дл контрол интегральных микросхем SU708269A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782633413A SU708269A1 (ru) 1978-06-26 1978-06-26 Устройство дл контрол интегральных микросхем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782633413A SU708269A1 (ru) 1978-06-26 1978-06-26 Устройство дл контрол интегральных микросхем

Publications (1)

Publication Number Publication Date
SU708269A1 true SU708269A1 (ru) 1980-01-05

Family

ID=20772171

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782633413A SU708269A1 (ru) 1978-06-26 1978-06-26 Устройство дл контрол интегральных микросхем

Country Status (1)

Country Link
SU (1) SU708269A1 (ru)

Similar Documents

Publication Publication Date Title
US4298980A (en) LSI Circuitry conforming to level sensitive scan design (LSSD) rules and method of testing same
US4841286A (en) Apparatus and method for detection of an open thermocouple in a process control network
JPS6029906B2 (ja) Lsi回路の交流性能の試験方法
SU708269A1 (ru) Устройство дл контрол интегральных микросхем
KR20060019556A (ko) 집적 회로 디바이스 테스트 방법 및 장치, 집적 회로디바이스
SU947863A1 (ru) Устройство дл контрол и диагностики логических узлов
SU748422A1 (ru) Устройство дл контрол интегральных схем
Su et al. An I/sub DDQ/based built-in concurrent test technique for interconnects in a boundary scan environment
SU646279A1 (ru) Устройство контрол контактировани интегральных схем
SU1056089A1 (ru) Устройство дл контрол интегральных микросхем
SU1718222A1 (ru) Устройство дл контрол логических схем
SU598240A1 (ru) Коммутатор
SU902023A1 (ru) Диагностическое устройство
SU1432528A2 (ru) Устройство дл контрол функционировани логических блоков
SU868652A1 (ru) Способ контрол и поиска неисправностей в электронном блоке
SU710045A1 (ru) Система контрол логических схем
SU934488A1 (ru) Устройство дл контрол электрических соединений
RU1774272C (ru) Устройство дл регистрации сигналов
SU964654A2 (ru) Устройство дл определени параметрической надежности радиоэлектронных устройств
SU1672415A1 (ru) Система автоматического управлени и отладки на основе отображени тактограммы
SU824082A1 (ru) Устройство дл контрол электрическогоМОНТАжА
SU842627A1 (ru) Устройство допускового контрол пАРАМЕТРОВ КОМплЕКСНыХ СОпРОТиВлЕНий
SU615432A1 (ru) Устройство дл контрол параметров микросхемы
SU661552A1 (ru) Устройство дл тестового диагностировани логических блоков
SU607218A1 (ru) Устройство дл контрол цифровых блоков