(54) СЧЕТЧИК(54) COUNTER
Счетчик предназначен дл реверсив ного счета импульсов и может быть ис пользован в измерительной и вычислительной аппаратуре. Известен счетчик, содержащий регистр , триггер управлени и полусумматор 1 . Недостатком этого счетчика вл ютс жесткие ограничени .на период и длительность входных импульсов, чт ограничивает возможности его примене ни . Известен счетчик, содержащий регистр а триггерах и счетный триггер , первый выход которого соединен с установочными входами первого и по следнего триггеров, второй выход сче ного триггера соединен с входами все триггеров, кроме первого, а счетный вход счетного триггера соединен с вх дом счетчика 2. Недостатком этого счетчика вл етс невозможность получени реверсивного счета. Целью изобретени вл етс обеспе чение реверсивного счета. Дл этого в счетчик, содержащий регистр на h триггерах и счетный три гер, первый выход которого соединен с установочными входами первого и по следнего триггеров, второй выход счетного триггера соединен с входами всех триггеров, кроме первого, а счетный вход счетного триггера соединен с входом счетчика, дополнительно введены триггер реверса и триггер коммутатор, тактовые входы которых соединены с входсм счетчика, первый и второй управл ющие входы счетного триггера, триггера реверса и треггера коммутатора соединены соответственно с шИнами пр мого и обратного счета, пр мой и инверсный выходы триггера коммутатора соединены соответственно с первыми и вторыми управл ющими входами все: триггеров, кроме последнего, первый и второй управл ющие входы которого соединены соответственно с пр мым и. инверсным выходами триггера реверса, которые соединены соответственно с третьим и четвертым управл юдими входами счетноготриггера,а выходы п-го триггера регистра соединены с дополнительными входами триггера коммутатора . Структурна электрическа схема счетчика показана на чертеже. Счетчик содержит регистр 1 на vi триггерах 2 1 - , счттный триггер 3, триггер реверса 4 и триггерThe counter is designed for reversible counting of pulses and can be used in measuring and computing equipment. A counter is known that contains a register, a control trigger and a half adder 1. The disadvantage of this counter is the hard limits on the period and duration of the input pulses, which limits its applicability. A counter containing a register and triggers and a counting trigger, the first output of which is connected to the installation inputs of the first and last trigger, is known, the second output of a grid trigger is connected to all the trigger inputs, except the first, and the counting input of the counting trigger is connected to the input of counter 2. The disadvantage of this counter is the impossibility of obtaining a reverse account. The aim of the invention is to provide a reverse account. To do this, a counter containing a register on h triggers and a counting three ger, the first output of which is connected to the installation inputs of the first and last triggers, the second output of a counting trigger, is connected to the inputs of all triggers except the first, and the counting input of a counting trigger is connected to the input of a counter , the reverse trigger and the trigger switch are additionally introduced, the clock inputs of which are connected to the meter input, the first and second control inputs of the counting trigger, the reverse trigger and the trigger trigger are connected respectively to the BUS Forward and reverse counting, the forward and inverse outputs of the switch trigger are connected respectively to the first and second control inputs all: the flip-flops except the last, the first and second control inputs of which are connected respectively to the forward and. inverse outputs of the reverse trigger, which are connected respectively to the third and fourth control inputs of the counter trigger, and the outputs of the nth register trigger are connected to the additional inputs of the trigger of the switch. The electrical structure of the meter is shown in the drawing. The counter contains register 1 on vi triggers 2 1 -, trigger trigger 3, reverse trigger 4 and trigger
3 коммутатор 5, первый выход счетного триггера 3 соединен с установочными входами первого 2-1 и последнего 2-П триггеров, второй выход счетного три гера 3 соединен с входами всех триггеров - 2 11, кроме первого, а счетный вход счетного триггера 3 соединен с входом 6 счетчика, тактовые входы триггера реверса 4 и триггера -коммутатора 5 соединены с входом 6 счетчика, первый и второй управл ющи входы счетного триггера 3, триггера реверса 4 и триггера коммутатора 5 соединены соответственно с шинами 7 и 8 соответственно обратного и пр мого счета, пр мой и инверсный выходы триггера коммутатора 5 соединены соответственно с первыми и вторыми управл ющими входами сех триггеров -2 11- 1, кроме последнего 2 и, первый и второй управл ющие входы ко торого соединены соответственно с пр мым и инверсным выходами триггера реверса 4, которые соединены соответ ственно с третьим и четвертым управл ющими входами счетного триггера 3, а выходы Vi-ro триггера 2-4 регистра 1соединены с дополнительными входами триггера коммутатора 5. Счетчик работает следующим обра- зсм. Регистр 1, содержащий П триггеров 2-1 - 2-г , предназначен дл хранени и формировани выходных сигналов, со ответствующих коду состо ни счетчика . В режиме однонаправленного счета триггера коммутатор 5 предназначен дл управлени входами первых (п-1) триггеров - , дл этого в триггере коммутаторе 5 хранитс информаци о состо нии h-ro триггера 2-. В режиме суммирующего счета сиг , налы на выходе триггера ком«1утатора соответствуют сигналам на выходе М-г триггера , а в режиме вычитающего счета сигналы противоположны. При этом запись новой информации в триг гер-коммутатор 5 происходит по счетному импульсу Т, подаваемому на вход б. Реверсируемый счетный триггер 3 предназначен дл формировани в режи ме однО|Направленного счета двух взаимоинверсных последовательностей импульсов , частота следовани которых в два .раза меньше частоты следовани счетных импульсов и пропуска первого счетнЬго импульса, после изменени направлени счета. При этом любое изменение направлени счета в паузе .между счетными импульсами приводит к тому, что реверсируемый счетный триг гер 3 пропускает один счетный импуль Табл. 1 показывает функционирование tl-разр дного счетчика в рефлексном коде с любым четным коэффициентом пе ресчета 2Н, где . Номера состо ний обозначены числамиот О до3 switch 5, the first output of the counting trigger 3 is connected to the installation inputs of the first 2-1 and the last 2-P triggers, the second output of the counting three helix 3 is connected to the inputs of all the triggers - 2 11, except the first, and the counting input of the counting trigger 3 is connected to the input 6 of the counter, the clock inputs of the trigger of the reverse 4 and the trigger of the switch 5 are connected to the input 6 of the counter, the first and second control inputs of the counting trigger 3, the trigger of the reverse 4 and the trigger of the switch 5 are connected respectively to buses 7 and 8 respectively of the reverse and forward counts my pr and the inverse outputs of the trigger of the switch 5 are connected respectively to the first and second control inputs of the two flip-flops -2 11-1, except the last 2, and the first and second control inputs of which are connected respectively to the forward and inverse outputs of the reverse trigger 4, which are connected respectively with the third and fourth control inputs of the counting trigger 3, and the outputs of the Vi-ro trigger 2-4 register 1 are connected to the additional trigger inputs of the switch 5. The meter works as follows. Register 1, containing P flip-flops 2-1-2 g, is intended for storing and generating output signals corresponding to the counter status code. In the unidirectional trigger counting mode, the switch 5 is designed to control the inputs of the first (p-1) flip-flops. For this, the trigger 5 of the switch 5 stores information on the state of the h-ro trigger 2-. In the mode of summing up the sig, the currents at the output of the trigger of the “lator” correspond to the signals at the output of the M-th trigger, and in the mode of the deducting account, the signals are opposite. At the same time, the recording of new information in the trigger switch switch 5 takes place according to the counting pulse T applied to the input b. The reversible counting trigger 3 is designed to form in the mode one | Directional counting of two mutually inverted sequences of pulses, the frequency of which is two times less than the frequency of the sequence of the counting pulses and the passage of the first counting pulse, after changing the direction of the counting. At the same time, any change in the counting direction in the pause between the counting pulses leads to the fact that the reversible counting trigger 3 transmits one counting pulse Table. 1 shows the operation of a tl-bit counter in a reflex code with any even conversion factor of 2H, where. State numbers are indicated by numbers from 0 to
702527 ( 2К-1) включительно. Номер состо ни счетчика определ етс по состо ни м выходов п триггеров (Q, . Qi/ , ... Q , Qn). Обозначим Q и сигналы на выходах триггера реверса 4,Q) QK - сигналы выходах триггера коммутатора, О и Q- сигналы на выходах счетного триггера 3, а с сигналы на тинах 7 и 8. Функционирование счетчика в суммирующем режиме происходит следующим образом. Сигналы на шинах (сложени ) 8 и (вычитани ) 7, имеют значение логического нул и единицы, а триггер реверса 4 находитс в состо нии , . Пусть счетчик находитс в состо нии О (Qv1-Qy,.. . Q 1 Q-J ... Q ... ), при этом триггер коммутатор 5 находитс в состо нии , а счетный триггер 3 находитс в состо нии , . При поступлении первого счетного импульса происходит переключение счетного триггера 3 в состо ние Q 0, Q-1, после чегопереключаетс первый триггер 2 в состо ние . Счетчик переходит в состо ние 1. В паузе между счетными импульсами происход т вспомогательные переключени внутри счетного триггера 3, состо ни выходов Q и Q которого при этом не мен ютс . При поступлении второго счетного импульса происходит переключение счетнбго триггера 3 в состо ние , , после чего переключаетс второй триггер 2-2 в .состо ние Qj 1. Счетчик переходит в состо ние 2 и так да-лее в соответствии .с таблицей. Пусть счетчик реверсируетс при наличии внем состо ни 3. По паузе между счетными импульсами происходит изменение сигналов RC с , так что Rc1/ c O При этом , , а QK. O, , и счетный триггер 3 находитс в состо нии . При поступлении счетного импульса происход т одновременные переключени триггера реверса 4 в состо ние , и триггера коммутатора 5 в состо ние Qn. после чего переключаетс первый триггер 2«1 в состо ние и счетчик переходит в состо ние 2, так как. на информационные входы всех триггеров 2 - 2 И действуют такие же сигналы, как и у счетчика, наход щегос в состо нии 3 в вычитающем режиме работы при поступлении очередного счетного импульса . По паузе между счетными импульсами происход т только вспомогательные переключени внутри счетного триггера 3. При поступлении следующего счетного импульса происходит переключение счетного триггера,3 в состо ние Q-1, после чего переключаетс второй триггера 2 «2 в состо ние и так далее в соответствии с табл. 1.702527 (2К-1) inclusive. The state number of the counter is determined by the states of the outputs of the n flip-flops (Q, Qi / ... Q, Qn). We denote Q and the signals at the outputs of the reverse trigger 4, Q) QK are the signals of the switch trigger outputs, O and Q are the signals at the outputs of the counting trigger 3, and the signals on Tina 7 and 8. The counter operates in the summing mode as follows. The signals on the buses (add) 8 and (subtract) 7, have the value of logical zero and one, and the trigger of reverse 4 is in the state,. Let the counter be in the state O (Qv1-Qy, ... Q 1 Q-J ... Q ...), while the trigger switch 5 is in the state, and the counting trigger 3 is in the state,. When the first counting pulse arrives, the counting trigger 3 switches to the state Q 0, Q-1, after which the first trigger 2 switches to the state. The counter goes to state 1. In the pause between the counting pulses, auxiliary switchings occur within the counting trigger 3, the output states of Q and Q of which do not change. When the second counting pulse arrives, the counting trigger 3 switches to the state, and then the second trigger 2-2 switches to the state Qj 1. The counter changes to state 2 and so on according to the table. Let the counter be reversed in the presence of state 3. By the pause between the counting pulses, the RC signals change, so that Rc1 / c O With,, and QK. O,, and the counting trigger 3 is in the state. When a counting pulse arrives, simultaneous switching of the reverse 4 trigger to the state and the trigger of the switch 5 to the Qn state occur simultaneously. then the first trigger 2 "1 switches to the state and the counter goes to state 2, since. the information inputs of all the flip-flops 2 - 2 and are affected by the same signals as the counter, which is in state 3 in the subtractive mode of operation when it receives the next counting pulse. By a pause between counting pulses, only auxiliary switchings inside the counting trigger 3 occur. When the next counting pulse arrives, the counting trigger 3 switches to the Q-1 state, then the second 2 2 trigger switches to the state and so on according to tab. one.