SU702346A2 - Automatic optimizer - Google Patents

Automatic optimizer

Info

Publication number
SU702346A2
SU702346A2 SU782636262A SU2636262A SU702346A2 SU 702346 A2 SU702346 A2 SU 702346A2 SU 782636262 A SU782636262 A SU 782636262A SU 2636262 A SU2636262 A SU 2636262A SU 702346 A2 SU702346 A2 SU 702346A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
trigger
search
coincidence circuit
Prior art date
Application number
SU782636262A
Other languages
Russian (ru)
Inventor
Иосиф Семенович Балтовский
Николай Николаевич Леонов
Original Assignee
Научно-Исследовательский Институт Прикладной Математики И Кибернетики При Горьковском Госуниверситете Им.Н.И.Лобачевского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институт Прикладной Математики И Кибернетики При Горьковском Госуниверситете Им.Н.И.Лобачевского filed Critical Научно-Исследовательский Институт Прикладной Математики И Кибернетики При Горьковском Госуниверситете Им.Н.И.Лобачевского
Priority to SU782636262A priority Critical patent/SU702346A2/en
Application granted granted Critical
Publication of SU702346A2 publication Critical patent/SU702346A2/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к автомати-ческому регулированию и может быть использовано дл  автйматизации различных производственных процессов. По основному авт. свид, 416664 1извёстен автоматический оптимизатор содержащий генератор импульсов, такт вый генератор, подключенный к блоку определени  приращени , первый выход Которого соединен с первыми входами перЕсго ,и второго триггеров, первых схем сборки и совпадени , вторрй блока - с первыми входами второй гретьей и четвертой схём совпадени . Выход второго триггера подключен к первому и второму входам третьего триггера, первый выход которого соединен со вторым входом четвертой схе мы совпадени . Второй выход четвертого триггера соединен со вторыми входами второй и третьей сзсем совпа дени .Третий вход третьей схемы совп дени  подключен к выходу первого триггера. Второй вход первой схемы совпадени  соединен с выходом п того триггера, первый вход которого соеди ней с первым входОм второй схемы сборки и выходом п той схемы совпаде ни , первый вход, которой подключен к выходу четвертой схемы совпадени  и входам первой и второй схем задержки и шестой схемы совпадени , другой вход которой соединен с выходом шестого триггера. Выход первой схемы задержки через первую и вторую схемы сравнени  подключен к соответствующим входам третьей схемы сборки. Другой вход первой схемы сравнени  подключен к выходу счетчика, первый вход которого соединен с выходом третьей схемы совпадени  и вторым входом второго триггера. Выход первой схемы совпадени  соединен с первым входом шестого триггера. Выход второй совпадени  подключен ко второму входу второй схема сборки, выход которой через исполнительное .устройство соединен со входом объекта управлени , выход которого подключен к другому входу блока определени  приращени . Входы формировател  импульсов подключены cooTBieTCTBeHHd к выходу третьей схемы сборки и через кнопку к выходу гене- . jpaTopa импульсов. Выход формировате{п  импульсов подключен к соответству 1ощим входам всех триггеров, первой Ьхемы сборки, счетчика и первого доЬолнйтельного счетчика, другой вход | оторого соединен с выходом шестой схемы совпадени , а выход - с другимThe invention relates to automatic regulation and can be used to automatize various production processes. According to the main author. 416664 1 automatic automatic optimizer containing a pulse generator, a clock generator connected to an increment determination block, the first output of which is connected to the first inputs of the first and second triggers, the first assembly and matching circuits, and the second block to the first inputs of the second and fourth circuits match. The output of the second trigger is connected to the first and second inputs of the third trigger, the first output of which is connected to the second input of the fourth matching circuit. The second output of the fourth trigger is connected to the second inputs of the second and third coincidence. The third input of the third coincidence circuit is connected to the output of the first trigger. The second input of the first matching circuit is connected to the output of the fifth trigger, the first input of which is connected to the first input of the second assembly circuit and the output of the fifth matching circuit, the first input to which is connected to the output of the fourth match circuit and the inputs of the first and second delay circuits and the sixth a matching circuit whose other input is connected to the output of the sixth trigger. The output of the first delay circuit through the first and second comparison circuits is connected to the corresponding inputs of the third assembly circuit. The other input of the first comparison circuit is connected to the output of the counter, the first input of which is connected to the output of the third matching circuit and the second input of the second trigger. The output of the first matching circuit is connected to the first input of the sixth trigger. The output of the second match is connected to the second input of the second assembly circuit, the output of which is connected through the execution unit to the input of the control object, the output of which is connected to another input of the increment determination unit. The inputs of the pulse former are connected to the output of the third circuit of the cooTBieTCTBeHHd and through the button to the output of the gene-. jpaTopa pulses. The output of the formate {n pulses is connected to the corresponding inputs of all the triggers, the first assembly circuit, the counter and the first actual counter, another input | Exactly connected to the output of the sixth matching circuit, and the output to another

WJ-Jl aJhiJftJMr-. ..WJ-Jl aJhiJftJMr-. ..

й - гХ -входом второй схемы сравнени , трети ход которой подключен к выходу вто-рЬ16 ЙЬполнительного счетчика и к другда4 входам первой схемы сравнени  И п той cx eNifci совпадени . BxtfJ btо р ТЩш1№ШМОШ«Чет Ш а Т |КЯйЧЩы соответственно к выходам вто V ро;Й йх:еШ задержки и-пёрвоСсхеТ рборкй. . Недостатками этого устройства  в йютс  невысокие быстрЬдёЙствйё й точность поиска в случае-, когда одна Йэ ветвей статической характеристики Объекта управлени  в области экст ре «уманолйга . Цель изобретени  - повышение быст Действи  и точности поиска. Эта Щ гЬдбстигйегй  TisM, i-rb в ; . устанЬвлёНы воеьма  схе Jieien fteHHH, двухп.оз:цодрнны15( пере кШЧа%ёль и пёрбсчеТно уст ройство. Один из входов восьмой схемы совпа - Й (бнйЯ пЬдключен к пЪрвому выходу (Зло ка определени  приращений, другой в1й:бд- К ВЫХОДУ, четвертого триггера, третий вход - через двухпозиционный п egекл ючате  ь - испол нит ел,ь него устройства, а выход - ко входу .пёресчетного устройства, выход которого соединен d третьим вхоДоМ вто рой схемы г борки. - i- ф Шпдай йалЁна  схема автоматичес кбго оптййизатьра представйёна на. чертеже.. Оптимизатор содержит формирователь ймпульсОв 1, блОкопределени  приращени  2 , тактовый генератор 3,генератор импульсов 4, счетчики 5-7 схемы сборки 8-10, схетчы совпадени  11-16, сйемы сравнени  17, 18, с хемы задержки 19, 20, триггеры 21-26, исполнительное устройство 27, кнопку 28|дЬ1г10лйительную схему совпадений 29, дв ухпозиционный пёреключа;тель . 30 И пересчетное устройство 31. Оптимизатор работает следующим об раз ом . ,j;-j4B..- . - .v4-wHj53 ii«i: aS: 44 3i«SSEamaaS®SeSsSsПосле Выхода системы автоматической оптийизации на режим слежени  сd - gH - input of the second comparison circuit, the third stroke of which is connected to the output of the second 16 counter additional counter and to the 4 inputs of the first comparison circuit And the fifth cx eNifci match. BxtfJ bto r tshchsh11SHMOSh “Chet Sh and T | KYaSChCHY respectively to the exits Vto V ro; Y ykh: e of the delays and the first time. . The disadvantages of this device are low fast search accuracy in the case where one of the branches of the static characteristic of the Control Object in the field of extrusion is one. The purpose of the invention is to increase the speed and accuracy of search. This u gdbstygyggy TisM, i-rb in; . INSTALLED by the Jieien fteHHH dual warp circuit: double 15 (overshoot% spruce and perfect device. One of the inputs of the eighth scheme is the same) (the remote control to the output output (Follow-up to the output) () is the same; the trigger, the third input — via a two-position socket for example — uses the device and the output, and the output goes to the input of the transfer device, the output of which is connected by the third input to the second circuit of the g. —i-f Shpdayayalna automatic scheme Optiyizatra represented on. Drawing .. The optimizer contains form pulse pulses 1, increment block 2, clock generator 3, pulse generator 4, counters 5-7 of the assembly circuit 8-10, match diagrams 11-16, comparison circuits 17, 18, delay arrays 19, 20, triggers 21-26, Executive device 27, button 28 | ДЬ1г10 is a valid coincidence circuit 29, two switching switches; tel. 30 and calculator 31. The optimizer works as follows, j; -j4B ..-. - .v4-wHj53 ii "i: aS : 44 3i

Claims (1)

блокировкой при движении к экстремуму paapejuaminHft. потенгдаал триггера 24 поступает на первый вход схемы совпадени  29, на второй вхоД которой поступает разрешающий потенциал с Вйхода исполнительного устройства 27 через переключатель 30,-определ ющий -выборветви статической характеристики объекта управлени  32, Импульсы с первого выхода блока опредшёйи  приращени  2 через схему совпадени  29 поступают на пересчетное устройство 31 и через числопериодов дискретности, определ емое заранее, выбранным состо нием пересчетного устройства, сигнал принудительного реверса поступает на вход исполнительного устройства 27 через вторую схему сборки 9. Таким образом, использование изоорётёни  позвол ет реализовать поиск экстремумаВ стационарном режиме преимущественно с одной заранее.выбранной сторонй независимо от начальных условий, что в случае статической Характеристики объекта управлени , содержащей в области экстремума полог ий частОй, позВол ет повысить быстродействие и точность поиска. .Формула изобретени  Автоматический оптимизатор по . авт. авид. 41ббб4, о т л и ч а ю щ и и с , что, .с целью повышени  быстродействи  и точности поиска ,в нем установлены восьма  схема совпадени , двухпозиционный переключатель и пересчетное устройство, приЧём одиниз входов восьмой схемы совпадёни  пОдклю.чен к первому выходу блока определени  приращений, другой ШхбНУ четвёртого триггера, третий вход черездвухпозиционный пёрё :йюча5Шь - квыходу исполнительного ycTpoffrBaTl йаход - кО Входу пересчетного устройства / выхОд кото;рогОсОедшШйсТретьим входом второй схемы сборки.blocking when moving to the extreme paapejuaminHft. the potential of the trigger 24 is fed to the first input of the coincidence circuit 29, the second input of which receives the resolving potential from the actuator 27 through the switch 30, -determinant - selection of the static characteristic of the control object 32, Impulses from the first output of the increment 2 through the coincidence circuit 29 arrive at the recalculation device 31 and through the discrete numerical periods determined in advance by the selected state of the recaller, the signal of the forced reversal is fed to the input wearable device 27 through the second assembly scheme 9. Thus, the use of an isoorient allows one to realize an extremum search in a stationary mode preferably with one preselected side regardless of the initial conditions, which in the case of the static Characteristics of the control object containing in the extremum region Do not improve the speed and accuracy of search. Formula of the invention. Automatic optimizer. auth. avid 41bbd, which means that, in order to improve speed and accuracy of search, it has an eighth match scheme, a two-position switch and a scaler, and one of the inputs of the eighth coincidence circuit is connected to the first output. block increment determination, another ShkhbNU fourth trigger, the third input through a two-position first: yyucha5SH - the output of the executive ycTpoffrBaTl yakhod - kO The input of the recalculation device / output of which; lji Af-iVi ...€vr- lji af-iVi ... € vr-
SU782636262A 1978-06-29 1978-06-29 Automatic optimizer SU702346A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782636262A SU702346A2 (en) 1978-06-29 1978-06-29 Automatic optimizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782636262A SU702346A2 (en) 1978-06-29 1978-06-29 Automatic optimizer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU416664 Addition

Publications (1)

Publication Number Publication Date
SU702346A2 true SU702346A2 (en) 1979-12-05

Family

ID=20773428

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782636262A SU702346A2 (en) 1978-06-29 1978-06-29 Automatic optimizer

Country Status (1)

Country Link
SU (1) SU702346A2 (en)

Similar Documents

Publication Publication Date Title
GB989414A (en) Variable focal length objective lens
SU702346A2 (en) Automatic optimizer
GB953865A (en) Improvements in or relating to optical objectives of variable focal length
SU728125A1 (en) Device for determining the position of number on numeric axis
SU598084A1 (en) Arrangement for determining horizontal components of space velocity vector
SU686146A1 (en) Multifunction logic element
SU732912A2 (en) Function generator
SU410409A1 (en)
SU432455A1 (en) TWO-CHANNEL AUTOMATIC CONTROL SYSTEM WITH DIVIDED LOAD
SU1267617A1 (en) Shift-to-digital converter
SU1571772A1 (en) Device for reduction of fibonacci code to minimum form
SU1417181A1 (en) Controlled optronic line for optical signal delay
SU1599879A1 (en) Device for counting moving objects
SU1532912A1 (en) Device for calculation of systems of boolean functions
SU577685A1 (en) Pulse frequency divider
SU537441A2 (en) The device automatically adjusts the selective amplifier
JPS5540980A (en) Measuring circuit for amount of light
GB889884A (en) Objectives with axially movable optical components
SU788389A1 (en) Series counter with two-wire communication
SU1620987A2 (en) System of optimized control of second-order objects
SU1368986A1 (en) Potential recount decade
SU127722A1 (en) Electronic Pulse Regulator
SU515161A1 (en) Multistable trigger
SU1046704A1 (en) Method of producing controlled discrete phase shift
SU877480A2 (en) Device for regulating object position