SU697996A1

SU697996A1 - Reversible counter monitoring device

Info

Publication number: SU697996A1
Application number: SU782590757A
Authority: SU
Inventors: Анатолий Григорьевич Андрущенко; Марьян Михайлович Бекеша; Валерий Иванович Глушков; Станислав Иванович Петренко; Анатолий Иванович Сахно
Original assignee: Предприятие П/Я М-5156
Priority date: 1978-03-16
Filing date: 1978-03-16
Publication date: 1979-11-15

Description

Изобретение относитс к автоматике и вычис лительной технике. Известно устройство дл проверки реверсивного счетчика, содержащее счетчик, логические схемы, триггеры и схему И 1. Однако известное устройство не обеспечивает достаточную достоверность контрол . Наиболее близко предлагаемому по технической сущности устройство ДЛЯ контрол реверсивного счетчика, содержащее дешифраторы,, схему ИЛИ, схему управлени реверсом, коммутатор режимов, при зтом два дешифратора подключены к выходам реверсивного счетчика и настррены на взаимно инверсньте комбинации два входа .и даа выхода блока управлени реверсом соединены с соответствующими выходами и входами реверсивного счетчика, два входа коммутатора режимов соединены с соответствующ1{ми входами устройства, три выхода соединены соответственно с третьим, четвертым и п тым входами схемы управлени реверсом, шестой вход которой подключен к счетному входу реверснвного счетчика, первый и второй входы схемы управлени реверсом подключены соответственно ко входам первого и второго дешифраторов, выходы jcoTopbix через схему ИЛИ соединены с выходом устройства 2 Недостатком известного устройства вл етс невозможность обнаружени посто нного отказа типа короткого замыкани в элемента и цеп х переноса реверснвного счетчика, что существенно снижает достоверность контрол . Цель изобретени - повыщенне достоверности контрол . . Дл достижени указанной цели в устройство ДЛЯ контрол реверсивного счетчика, содержащего блок индикации, блок управлени реверсом, при этом выход блока индикации вл етс выходом устройства, группа входов блока индикации подключена к группе выходов контролируемого реверсивного счетчика, суммирующий и вьпштающий входы которого подключены соответственно к первому и второму входам блока управлени реверсом, третий вход которого соединен с управл ющим входом блока индикации, четвертый и п тый входы блока управлени реверсом подключены соответственно к первому и второму выходам коммутатора режимов, первый вход которого вл етс единичным . входом устроства , а второй вход - нулевым входом устроства , введены управл емый делитель, элементы И и элемент ИЛИ, причем первый выход управл емого делител подключен к третьему входу блока управлени реверсом, шестой вход которюго. соединен со вторым выходом управл емого делител , управл ющий вход которого подключен к выходу коммутатора режимов и к первому входу первого элемента И, второй вход которого соединен с первым входом второго элемента И, с импульсным входом управл емого делител и с импульсным входом устройства, выход первого элемента И подключен к первому входу элемент ИЛИ, выход которого соединен со счетным входом контролируемого реверсивного счетчика , второй вход элемента ИЛИ подключен к выходу второго элемента И, второй вход которого, соединен с нулевым входом устройства .The invention relates to automation and computing technology. A device for checking a reversible counter, containing a counter, logic circuits, triggers and an AND 1 circuit, is known. However, the known device does not provide sufficient accuracy of control. The device for controlling a reversible counter, proposed by a technical entity, contains the decoders, the OR circuit, the reversal control circuit, the mode switch, two decoders connected to the reversible counter outputs and are configured to mutually invert the two inputs and the output of the reversal control unit connected to the corresponding outputs and inputs of the reversible counter, two inputs of the mode switch are connected to the corresponding inputs of the device, three outputs are connected respectively to the third, fourth and fifth inputs of the reverse control circuit, the sixth input of which is connected to the counting input of the reverse counter, the first and second inputs of the reverse control circuit are connected respectively to the inputs of the first and second decoders, the jcoTopbix outputs are connected via the OR circuit to the output of the device 2 It is impossible to detect permanent failure of the type of short circuit in the element and transfer chains of the reverse counter, which significantly reduces the reliability of the control. The purpose of the invention is to increase the reliability of the control. . To achieve this goal, the device for monitoring the reversible counter containing the display unit, the reverse control unit, the output of the display unit is the output of the device, the input unit of the display unit is connected to the output group of the controlled reversible counter, the summing and step inputs of which are connected respectively to the first and the second inputs of the reversing control unit, the third input of which is connected to the control input of the display unit, the fourth and fifth inputs of the reversal control unit connecting enes respectively to first and second outputs of the switch mode, the first input of which is unique. the input of the device, and the second input, the zero input of the device, entered a controllable divider, AND elements and an OR element, and the first output of the controlled divider is connected to the third input of the reversal control unit, the sixth input of which is. connected to the second output of the controlled divider, the control input of which is connected to the output of the mode switch and to the first input of the first And element, the second input of which is connected to the first input of the second And element, to the pulse input of the controlled divider, and the output of the first element AND is connected to the first input element OR, the output of which is connected to the counting input of a controlled reversible counter, the second input of the element OR is connected to the output of the second element AND, the second input of which is connected to left input device.

На чертеже изображена блок-схема предлагаемого устройства., .The drawing shows a block diagram of the proposed device.,.

Устройство содержит блок индикации 1, контролируемый реверсивный счетчик 2, блок управлени реверсом 3, коммутатор режимов 4, управл емый делитель 5, элементы И 6,7, элемент И.ПИ 8, вход 9 импульсов запуска реверсивного счетчика, входы 10, 11 устройства , выход 12 устройства.The device contains a display unit 1, a controlled reversible counter 2, a reversal control unit 3, a mode switch 4, a controlled divider 5, elements AND 6.7, an element I.PI 8, an input 9 of the impulse to start the reversible counter, inputs 10, 11 of the device, output 12 devices.

Устройство работает следуюишм образом.The device works in the following way.

В рабочем режиме на вход 11, поступает потенциал логической единицы, разрешающий прохождение сигналов управлени реверсом со входа 11. При 1 (О) на входе М, на выходе блока управлени реверсом 3 по вл етс сигнал, соответствующий сложению (вычитанию ) . Импульсы запуска поступают со входа 9 через управл емый делитель 5 на счетный вход реверсивного счетчика 2.In operating mode, input 11 receives the potential of a logical unit that allows the passage of the reverse control signals from input 11. At 1 (O) at input M, the output of the reverse control control unit 3 is a signal corresponding to addition (subtraction). Starting pulses come from input 9 through controlled divider 5 to the counting input of the reversible counter 2.

В режиме контрол на вход 9 устройства поступает уровень логического нул . Он запрещает прохождение сигнала управлени реверсом со входа 11, устанавливает уровень I на третьем выходе коммутатора режимов 4 и обеспечивает работу устройства в режиме контрол . Уровень О на входе 9 устройств запрещает прохождение импульсов запуска на счетный вход реверсивного счетчика 2 со входа 9 устройства через элемент И 7, а уровень 1 на третьем выходе коммутатора режимов 4 разрешает их прохождение через элемент И 6 и обеспечивает работу управл емого делител 5. В исходном состо нии по началу контрол на выходе 13 управл емого делител 5 образуетс сигнал, по которому на выходе блока управлени реверсом 3 устанавливаетс потенциал, соответствуюцдай сложению . Под действием первого, а затем и второго импульсов запуска на выходе 13 управл емого делител 5 сохран етс сигнал, по которому на выходе блока управлени реверсом 3 образуетс потенциал, соответствующий сложению. В случае исправности первых двух разр дов реверсивного счетчика 2 последовательно измен етс состо ние его первого разр дами через цепь переноса сложени измен етс состо ние второго разр да, т.е. записываетс число два. Под действием третьего импульса запуска сигнал на выходе 13 управл емого делител 5 снимаетс , а на его выходе 14 образуетс сигнал, по которому на выходе блока управлени реверсом 3 устанавливаетс потенциал, соответствующий вычитанию . Этот же импульс в реверсивном счетчике 2 -измен ет состо ние первого разр да, а через цепь переноса, соответствующую вычитанию , измен етс состо ние второго разр да реверсивного счетчика 2, т.е. происходит вычитание единицы из числа, записанного в реверсивном счетчике ,2, и в нем оказываетс записанным число один. В этом состо нии реверсивный счетчик 2 опрашиваетс в блоке индикации 1 сигналом с выхода 14 управл емого делител 5.In the control mode, the logical zero level arrives at the device input 9. It prohibits the passage of the reverse control signal from input 11, sets the level I at the third output of the mode switch 4, and ensures the operation of the device in the control mode. The level O at the input 9 of the device prohibits the passage of start-up pulses to the counting input of the reversible counter 2 from the input 9 of the device through the And 7 element, and the level 1 at the third output of the mode switch 4 allows them to pass through the And 6 element and ensures the operation of the controlled divider 5. V the initial state, at the start of the control, at the output 13 of the controlled divider 5, a signal is generated, according to which a potential is established at the output of the control unit of the reverse 3 corresponding to addition. Under the action of the first and then the second start pulse at the output 13 of the controlled divider 5, a signal is retained, according to which the output corresponding to the summation is formed at the output of the control unit for the reverse 3. If the first two bits of the reversible counter 2 are operable, the state of its first bits changes sequentially through the transfer circuit; the state of the second bit changes, i.e. the number two is recorded. Under the action of the third trigger pulse, the signal at the output 13 of the controlled divider 5 is removed, and at its output 14 a signal is formed, according to which the output corresponding to the subtraction is established at the output of the control unit for the reverse 3. The same pulse in the reversible counter 2 changes the state of the first discharge, and through the transfer circuit corresponding to the subtraction, the state of the second discharge of the reverse counter 2 changes, i.e. the unit is subtracted from the number written in the reversible counter, 2, and the number one is recorded in it. In this state, the reversible counter 2 is interrogated in the display unit 1 by a signal from the output 14 of the controlled divider 5.

Последуюадае четвертый и п тый импульсы запуска вновь способствуют образованию на выходе блока управлени реверсом 3 потенциала , соответствующего сложению, а шестой импульс запуска - вычитанию. Соответственно в реверсивном счетчике 2 сначала будет записано число три, а затем число два,и в этом его состо нии будет произведен очередной опрос блока индикации 1. Затем процесс контрол реверсивного счетчика 2 повтор етс , т.е последующие седьмой и восьмой импульсы запуска устанавливают в счетчике число четыре, а дев тый импульс запуска - число три и производитс опрос блока индикации 1, и так далее до окончани режима контрол .Afterwards, the fourth and fifth starting pulses again contribute to the formation of a potential at the output of the control unit for the reverse 3 corresponding to the addition, and the sixth starting pulse to the subtraction. Accordingly, in the reversible counter 2 the number three will be recorded first, and then the number two, and in this state the display unit 1 will be polled again. Then the control of the reversible counter 2 is repeated, i.e. the subsequent seventh and eighth start pulses are set to the counter is number four, and the ninth start pulse is the number three and the display unit 1 is polled, and so on until the control mode ends.

Таким образом, опрос блока индикации 1 производитс после того, как первый разр д реверсивного счетчика 2 изменит свое состо ние как в результате воздействи на него сигнала по цепи сложени , так и по цепи вычитани .Thus, the display unit 1 is polled after the first discharge of the reversible counter 2 changes its state, both as a result of the impact on it of the addition circuit and the subtraction circuit.

В случае возникновени любой посто нной неисправности, в том числе типа короткого замыкани в элементах и цеп х переноса, нарушаетс ожидаема очередность загшси числа в реверсивном счетчике 2. Поэтому опрос блока индикации 1 сигналом с выхода 14 управл емого делител 5 позвол ет вы вить временное несоответствие в последовательности импульсов, отражающих состо ние реверIn the event of any permanent fault, including the type of short circuit in the elements and chains of transfer, the expected sequence of the number in the reversible counter 2 is violated. Therefore, polling the display unit 1 with a signal from the output 14 of the controlled divider 5 allows detecting a temporary discrepancy in a sequence of pulses reflecting the state of the reverse