Ь 797 Ь сации состо ни исполнительных элементов , региотр адреса и шифратор, выход которого соединен с первым входом блока св зи, входы блоков фиксации состо ни исполнительных элементов соединены с выходами неполнительных элементов, первые входы коммутатора информации соединены с выходами исполнительных элементов, второй вход - с третьи выходом блока выбора адреса, а выход - со вторым входом блока св зи, третьи входы коммутационной матрицы соединены с четвертым выходом блока выбора адреса, входы элемента ИЛИ соединены с выходами регистра адреса, а выход - с третьи входом 0лока св зи. Суш,11Ость изобретени по сн етс чертежом, где представлена схема предлагаемо1о устройства, содержаща блок св зи 1 с узлом обработки информации, блок выбора адрес 2, комгдутирующие элементы 3, коммутационную матрицу 4, исполнительные элементы 5, блоки 6 фиксации состо ни исполнительных элементов ) регистр адреса 7, шифратор 8, элемент ИЛИ 9, коммутатор информаци 10, шину управлени 11, выходы 12блока 2, входы 16, 17 блока 1, и вхо 19, 20 коммутатора 10, В исходном состо нии все элемент 5 выключены, на шине 11, выходах 1 и 13 сигналы отсутствуют. По сигналам от блока 1 блок 2 вы рабатывает сигналы, которые поступ ют на вход одной из горизонтальных ашн с выхода 12 и одной или нескол ких вертикальных шин, подключенных к выходу 13; по шине управлени 11 с выхода 14 блока 2 выдаютс сигналы управлени включени ил выключени выбранных элементов 3, расположенных на пересечении шин матрицы 4. Элемент 3 обеспечивает запомина . ние указанного ему состо ни и под чу сигнала на. вход соответствующего элемента 5,- в качестве которых могут использоватьс , например, ре , контакт.оры и т, п.i К выходным цеп м элементов 5 по ключены блоки 6,. которые формируют сигнал при срабатывании, т, е. включени или отключени любого исполнительного элемента 5 в групп Кажда ..группа объедин ет элементы соответствующие элементам 3, подкл ченным к соответствующим вертикаль ным или горизонтальнЕлм шинам матри цы 4. Количество групп соответству ет количеству горизонтальных или в тикальных шин матрицы 4. На чертеже объединение элементо 5 в группы показано по принадлежно к соответствующим горизонтальным шинам матрицы 4, С выхода блока 6 игнал записываетс в соответствуюий разр д регистра 7, на выходе оторого формируетс позиционный, од адреса группы, в которой произошо изменение состо ни исполнительных элементов, подаваемый на вход 16 блока 1, С выходов регистра 7 сфорированный код поступает на элемент ИЛИ 9 И шифратор 8, на выходе которого формируетс код адреса группы исполнительных элементов, в которой произошло изменение состо ни исполнительных элементов. Сигнал с выхода элемента ИЛИ 9 поступает на вход 17 блока 1, по наличию которого и по коду адреса группы происходит списывание информации с соответствующей группы входов 19 коммутатора 10 по сигналам, поступающим на входы 20 коммутатора 10 с выходов 15 блока 2. Информаци о состо нии исполнительных элементов 5 с выхода KOMiviyTaTopa 10 поступает на входы 18 блока 1. При наличии сигнала с выхода элемента ИЛИ 9 и неразрешенного адреса сигналов с шифратора 8, что говорит о том, что произошло несанкционированное изменение состо н.и исполнительных элементов в двух или более группах , производитс списывание информации со всех групп коммутатора .. 10 с целью определени группы и исполнительных элементов 5 в группе , изменение состо ни которых произошло несанкционированно. После определени этих исполнительных элементов производитс восстановление их исходного состо ни с последующим опросом ког 4мутатора. Применение данного устройства позвол ет вести включение или выключение любого количества исполнительных элементов с контролегм их срабатьюани , В нем нет необходимости в. циклическом контроле управл ющей информации, так как любое изменение состо ни исполнительного элемента вездет к анализу его состо ни . Устройство позвол ет фиксировать .и несанкционированные срабатывани исполнительных элементов. Формула изобретени Устройство дл программного управлени исполнительньлми элементами, содержащее элемент ИЛИ, блок выбора адреса, вход которого соединен с выходом блока св зи, первые и вторые выходы - с первыми и вторыми входами коммутационной матрицы,выходы которой соединены с входами исполнительных элементов, о т л и ч а ю u е е с тем, что, с целью повыиени fiaдежности и расширени Фуг кциональ ных возможностей устройстг а, оно
содержит коммутатор информации и последовательно соединенные блоки фиксации состо ни исполнительных элементов, регистр адреса и шифратор , выход которого соединен с первым входом блока св зи, входы блоков фиксации состо ни исполнительны элементов соединены с выходами исполнительных элементов, первые входы коммутатора информации соединены с выходами исполнительных элементов, второй вход - с третьим выходом блока выбора адреса, а выход - со вхорЕЛМ входом блока св зи, третьи
выходы коммутацисэнной матрицы соединены с чехверТЕ мг выходом блока выбора адреса, входы элемента ИЛИ соединены с выходами регистра адреса , а выход - с третьим входом блока св зи.
Источники информации, прин тые во внимание при экспертизе.
1, Авторское свидетельство СССР № 397890, кл. G 05 В 19/08, 1973.