SU694872A1 - Устройство дл задани граничных условий - Google Patents
Устройство дл задани граничных условийInfo
- Publication number
- SU694872A1 SU694872A1 SU782633757A SU2633757A SU694872A1 SU 694872 A1 SU694872 A1 SU 694872A1 SU 782633757 A SU782633757 A SU 782633757A SU 2633757 A SU2633757 A SU 2633757A SU 694872 A1 SU694872 A1 SU 694872A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- boundary conditions
- setting boundary
- key element
- setting
- field
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
L .
Изобретение относитс к устройствам аналоговой вычислительной техники.
Известно устройство дл задани нелинейных граничных условий 1, содержащее С-сетки, источник напр жени , пороговые блоки, ключевые элементы.
Наиболее близким техническим решением к изобретению вл етс устройство дл задани граничных условий 2, содержа ,щее последовательно соединенные усилитель , управл емый стабилизатор тока и RC-сетку, а также генератор напр жени , нмпульсно-управл емый резистивный элемент .
Недостаток этих устройств заключаетс в их невысокой точности.
Цель изобретени - повышение точности устройства.
Указанна цель достигаетс тем, что в устройство дл задани граничных условий, содержащее первый накопительный конденсатор , одна из обкладок которого подключена к первому выводу эталонного резистора , первый ключевой элемент, введен второй накопительный конденсатор, второй ключевой элемент и полевые транзисторы. При этом исток первого полевого транзистора соединен с истоком второго полевого транзистора, друга обкладка первого накопительного конденсатора подключена к
затворам полевых транзисторов, стоки которых соединены с шинами положительного и отрицательного напр жений. Одна обкладка первого накопительного конденсатора подключены к узлу сеточной модели и через последовательно соединенные второй ключевой элемент и второй накопительный конденсатор соединена с шиной нулевого потенциала. Затворы полевых транзисторов
через первый ключевой элемент подключены к входу устройства. Схема устройства приведена на чертеже. Устройство дл задани граничных условий содержит полевые транзисторы 1 и 2,
ключевые элементы 3 и 4, эталонный резистор 5, накопительные конденсаторы 6 и 7 и узел сеточной модели 8.
Истоки транзисторов соединены между собой и через эталонный резистор 5 подключены к узлу сеточной модели 8. Последний через ключевой элемент 4 и конденсатор 7 включен на шину нулевого потенциала и одновременно через конденсатор 6 подключаетс к точке соединени затворов
транзисторов 1 и 2. При этом точка соединени затворов через ключевой элемент 3 подключена к входной клемме 9. Схема работает следующим образом. В режиме «адаптаци , длительность которого равна т, ключевые элементы. 3 и 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782633757A SU694872A1 (ru) | 1978-06-26 | 1978-06-26 | Устройство дл задани граничных условий |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782633757A SU694872A1 (ru) | 1978-06-26 | 1978-06-26 | Устройство дл задани граничных условий |
Publications (1)
Publication Number | Publication Date |
---|---|
SU694872A1 true SU694872A1 (ru) | 1979-10-30 |
Family
ID=20772335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782633757A SU694872A1 (ru) | 1978-06-26 | 1978-06-26 | Устройство дл задани граничных условий |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU694872A1 (ru) |
-
1978
- 1978-06-26 SU SU782633757A patent/SU694872A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1081405A (en) | Improvements in or relating to pulse sequence generators | |
CH640693B (fr) | Circuit oscillateur c-mos. | |
ES396464A1 (es) | Circuito de almacenamiento binario. | |
SU694872A1 (ru) | Устройство дл задани граничных условий | |
JPS5567248A (en) | Frequency synthesizerrtype channel selection device | |
SU705656A1 (ru) | Генератор пилообразного напр жени | |
SU481944A1 (ru) | Аналоговое запоминающее устройство | |
SU636801A1 (ru) | Устройство выдержки времени | |
SU646441A1 (ru) | Инвертор на мдп-транзисторах | |
JPS5570128A (en) | Oscillator circuit | |
SU641532A1 (ru) | Устройство дл задержки | |
SU786012A1 (ru) | Генератор импульсов с электронной перестройкой частоты | |
SU686036A1 (ru) | Множительно-делительное устройство | |
SU783955A1 (ru) | Одновибратор | |
SU668069A1 (ru) | Мультивибратор | |
SU788349A1 (ru) | Одновибратор | |
SU536487A1 (ru) | Стабилизатор посто нного напр жени | |
GB1292511A (en) | Improvements in or relating to field effect transistor circuits | |
SU599283A1 (ru) | Аналоговое запоминающее устройство | |
SU621080A1 (ru) | Генератор импульсов с электронной перестройкой частоты | |
SU860140A2 (ru) | Аналоговое запоминающее устройство | |
GB1210439A (en) | Improvements in or relating to d.c. voltage supply circuit arrangements | |
SU525247A1 (ru) | Усилитель-формирователь импульсов на мдп транзисторах | |
SU540377A1 (ru) | Переключатель | |
SU420125A1 (ru) | Формирователь импульсов на моп-транзисторах |