SU686036A1 - Множительно-делительное устройство - Google Patents
Множительно-делительное устройствоInfo
- Publication number
- SU686036A1 SU686036A1 SU782605176A SU2605176A SU686036A1 SU 686036 A1 SU686036 A1 SU 686036A1 SU 782605176 A SU782605176 A SU 782605176A SU 2605176 A SU2605176 A SU 2605176A SU 686036 A1 SU686036 A1 SU 686036A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- key
- switch
- repeater
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
i
Изобретение относитс к области аналоговой вычислительной техники и автсллатики и может быть использовано дп вЬЕполкени операций умножемин и делени в аналогсшьвс вычислительных устройствах.
Известны множительные и делительные устройства, содержащие два операционных усилител , два полевых транзистора и резисторы }.
Недостатке таких устройств вл етс нгшичие двух псшевьк транзисTopcffl со строго идентичныкш характеристика1«ш и двух операционных усилителей , что обусловливает снижение точности в работе.
Нсшболее близким техническим решением к данному изобретению вл етс множительно-делительное устройство {2, содержащее два операционных усилител , четыре ключа, полевой транзистор, два заполшнающих конденсатора, повторитель и тактируювдй генератор.
Недостатком этого устройства вл етс его сложность и невысока точность.
Цель изобретени - упрощение устройства и повышение точности устройства .
Дл этого в устройстве, содержащих генератор тактовых импульсов, первый, второй и третий двухпозиционные ключи, делительный элемент,выполненный на полевом транзисторе, сток которого соединен с выходом второго ключа, а затвор с выходом третьего ключа и первьм запоминающим конденсатором, операционный уси0 литель, вход которого св зан с входным масштабньм резистором, а выход со входом третьего двухпозиционного ключа, псшторитель, вход которого св зан с выходом третьего ключа и
5 вторым запоминающим конденсатором, а выход вл етс выходом устрюйства, управл ющие входы всех ключей подключены к выходу генератора тактовых импульсов, один вход первого
0 двухпозиционного ключа вл етс входом устройства, второй вход подключен к выходу повторител , а выход через входной масштабный резистор подключен ко входу операционного
5 усилител и к истоку полевого транзистора , выход операционного усилител подключен ко входу третьего двухпозиционного ключа.
На чертеже приведена схема пред0 ложенного устройства.
Устройство содержит первый вход 1 устройства первый двухпозиционный ключ 2, операционный усилитель 3, входной масштабный резистор 4, второй двухпозиционный ключ 5, первый запоминающий конденсатор 6, полевой транзистор 7, второй запоминающий конденсатор 8, повторитель 9, выход устройства 10, третий двухпоэиционный ключ 11, второй и третий входы устройства 12 и 13, генератор тактовых импульсов 14,
Первый вход 1 устройства св зан со входом первого двухпозиционного ключа 2, выход которого соединен со входом операционного усилител 3 через резистор 4. Выход операционного усилител 3 соединен со входом третьего двухпозиционного ключа 11, один выход которого соединен с первьм запоминающим конденсатором 6 и затворсм полевого транзистора 7, а другой выход соединен со вторым запоминающим конденсатором 8 и входом повторител 9. Выход повторител 9 соединен с выходом ключа 2. Сток полевого транзистора 7 св зан с выходом двухпозиционного ключа 5, исток св зан со входом усилител 3. Второй и третий входы устройства 12, 1 св заны со входами второго двухпозиционного ключа 5. Управл ющие входы всех ключей подключены к выходу генератора 14.
Устройство выполн ет операцию умножени делени за два такта работы
В первом такте первый двухпозиционный ключ 2 соедин ет первый вхо 1 устройства со входом операционног усилител 3 через резистор 4, а третий двухпозиционный ключ 11 соедин ет выход усилител 3 с затвором транзистора 7 и первым запоминающим конденсатором 6. Ключ 5 соедин ет второй вход 12 устройства со стоком транзистора 7, Сопротивление стокисток транзистора 7 при этом равно
R - i.R КUi i
где Ui - напр жение на первом входе устройства,
Uj - напр женке на втором входе устройства,
R - величина резистора 4. Во втором такте ключ 5 соедин ет третий вход 13 устройства через транзистор 7 со входом операционного усилител 3. Ключ 11 соедин ет выход операционного усилител 3 со входом повторител 9 и запоминающим конденсатором 8, Ключ 2 соедин ет выход повторител 9 со входом операционного усилител 3 через резистор 4.
Напр жение на выходе повторител и выходе устройства будет равно
п RI Ui Us U6«v U,. - -у- ,
где Uj - напр жение на третьем входе устройства.
Затем следует снова первый такт, в течение которого ключ 11 отключае конденсатор 8, а на выходе повторител 9 остаетс напр жение за счет сохранени напр жени на конденсаторе 8 . В обоих тактах работы устройсва напр жение между истоком и затвором сохран етс посто нным с помощь конденсатора 6, что обеспечивает посто нное сопротивление сток-исток транзистора 7.
Claims (2)
1.Шор Б. Малогабаритное аналоговое вычислительное устройство дл делени и умножени , журналЭлектроника , 1967, 26, с. 12.
2.Авторское свидетельство СССР № 444201, кл. 06 7/16, 1964 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782605176A SU686036A1 (ru) | 1978-04-14 | 1978-04-14 | Множительно-делительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782605176A SU686036A1 (ru) | 1978-04-14 | 1978-04-14 | Множительно-делительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU686036A1 true SU686036A1 (ru) | 1979-09-15 |
Family
ID=20760024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782605176A SU686036A1 (ru) | 1978-04-14 | 1978-04-14 | Множительно-делительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU686036A1 (ru) |
-
1978
- 1978-04-14 SU SU782605176A patent/SU686036A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU686036A1 (ru) | Множительно-делительное устройство | |
SU444201A1 (ru) | Множительно-делительное устрой тво | |
SU694872A1 (ru) | Устройство дл задани граничных условий | |
SU514298A1 (ru) | Элемент вычислительной среды | |
SU519695A1 (ru) | Аналоговое делительное устройство | |
SU748430A1 (ru) | Множительно-делительное устройство | |
RU1791824C (ru) | Множительно-делительное устройство | |
SU417731A1 (ru) | ||
SU720708A1 (ru) | Генератор пилообразного напр жени | |
SU481944A1 (ru) | Аналоговое запоминающее устройство | |
SU460548A1 (ru) | Квадратор | |
SU705656A1 (ru) | Генератор пилообразного напр жени | |
SU635496A1 (ru) | Вычислительное устройство | |
SU498735A2 (ru) | Логарифмический аналого-цифровой преобразователь | |
SU520701A1 (ru) | Преобразователь напр жени в частоту следовани импульсов | |
SU741424A1 (ru) | Релаксационный генератор | |
SU684727A1 (ru) | Управл емый генератор пилообразного напр жени | |
SU805492A1 (ru) | Преобразователь амплитуды импульсов воВРЕМЕННОй иНТЕРВАл | |
FR2289069A1 (fr) | Circuit integre mos pour generateur d'impulsions | |
SU414594A1 (ru) | ||
SU146765A1 (ru) | Быстродействующий коммутатор на полупроводниковых приборах | |
SU520692A1 (ru) | Триггер | |
SU1231537A1 (ru) | Аналоговое запоминающее устройство | |
SU559365A1 (ru) | Усилитель посто нного тока | |
SU621080A1 (ru) | Генератор импульсов с электронной перестройкой частоты |