SU420125A1 - Формирователь импульсов на моп-транзисторах - Google Patents

Формирователь импульсов на моп-транзисторах

Info

Publication number
SU420125A1
SU420125A1 SU1746407A SU1746407A SU420125A1 SU 420125 A1 SU420125 A1 SU 420125A1 SU 1746407 A SU1746407 A SU 1746407A SU 1746407 A SU1746407 A SU 1746407A SU 420125 A1 SU420125 A1 SU 420125A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistors
transistor
output
voltage
pulses
Prior art date
Application number
SU1746407A
Other languages
English (en)
Original Assignee
А. Г. Солод, С. И. Яровой , С. Высочина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by А. Г. Солод, С. И. Яровой , С. Высочина filed Critical А. Г. Солод, С. И. Яровой , С. Высочина
Priority to SU1746407A priority Critical patent/SU420125A1/ru
Application granted granted Critical
Publication of SU420125A1 publication Critical patent/SU420125A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Description

1
Изобретение относитс  к радиотехнике и может быть использовано дл  формировани  импульсов.
Известен формирователь импульсов на МОП-транзисторах, содержащий входной инвертор с динамической токостабилизирующей нагрузкой, выходной двухтактный усилитель и смещающий конденсатор.
С целью уменьшени  длительности снада выходного импульса в предлагаемый формирователь на МОП-транзисторах введен дополнительный двухтактный усилитель, затворы транзисторов которого соединены параллельно с затворами транзисторов выходного усилител , и дополнительный транзистор, исток которого подключен к стоку нагрузочного транзистора входного инвертора, а затвор и сток - к полюсу источника питани , причем одна обкладка смещающего конденсатора подключена к выходу дополнительного усилител , а друга  - к средней точке соединени  дополнительного транзистора и входного инвертора .
На фиг. 1 приведена принципиальна  электрическа  схема предлагаемого формировател ; на фиг. 2 - временные диаграммы работы формировател .
Формирователь содержит входной инвертор 1 на транзисторах 2, 3 и 4. Динамической стабилизирующей нагрузкой инвертора 1  вл етс  транзистор 2. К выходу формировател  подключен выходной двухтактный усилитель на транзисторах 5 и 6. Параллельно затворам транзисторов 3 и 4 включены затворы транзисторов 7 и 8 соответственно, образующих дополнительный двухтактный усилитель. Затвор и сток транзистора 9 соединены с полюсом источника ннтани . а меток подключен к истоку транзистора 3. Одна обкладка смещающего
конденсатора 10 подключена к выходу двухтрактного усилнтел  на транзисторах 7 и 8, а друга  - к средней точке соединени  транзистора 9 и входного инвертора 1. Выходом формировател   вл етс  клемма 11, а входом - клемма 12.
Формирователь работает следующим образом .
В момент /о (исходное состо ние) на выходе формировател  (клемма 11) возникает отрицательный потенциал, который открывает транзисторы 4, 5 н 6, при этом в точке а устанавливаетс  низкий потенциал, близкий к потенциалу земли (фиг. 2, f/a). В точках бив также устанавливаютс  низкие потенциалы
(фиг. 2, Lo, Us), так как транзисторы 5 и 7 заперты низким напр жением, поступающим на их затворы с выхода открытого транзистора 4.
Конденсаторы 10 и 13 в исходном состо нии
зар жены до напр жени , равного потенциалам в точках гид (фиг. 2,Ur, f/д). Пол рность напр жени  на обкладках конденсаторов 10 и 13 указаны на фиг. 1.
При подаче на входную клемму 12 в момент ti положительного перенада нанр жени  транзисторы 4, 6 и 8 закрываютс . Отрицательный потенциал в точке а нарастает, что приводит к повышению потенциала в точке г.
Когда напр жение f/a достигнет порогового напр жени  открывани  транзистора 7, последний начинает проводить, и напр жение в точке 8 (фиг. 2, t/в) также начинает повышатьс , что в свою очередь, приводит к повышению напр жени  в точке д (фиг. 2, /7д).
Когда напр жение Ua достигнет порогового значени  открывани  транзистора 5, последний открываетс , и в точке б начинает нарастать отрицательное напр жение UQ.
Скорость нарастани  отрицательного напр жени  на выходной клемме 11 при емкостной нагрузке 14 определ етс  зар дным током, протекаюш,им через открытый транзистор 5.
Математически можно показать, что между током зар да емкости нагрузки 14 и эффективным напр жением, которое равно (/б, суш;ествует квадратична  зависимость (t/5 -напр жение отпирани  транзистора 5), позвол юща  получить значительное увеличение зар дного тока при увеличении эффективного напр жени .
Увеличение эффективного напр жени  достигаетс  благодар  тому, что скорость нарастани  напр жени  f/a больше скорости нарастани  напр жени  f/e; 2 (фиг. 2) - момент окончани  входного импульса.
Предмет изобретени 
Формирователь импульсов на МОП-транзисторах , содержащий входной инвертор с динамической токостабилизирующей нагрузкой, выходной двухтактный усилитель и смещающий конденсатор, отличающийс  тем, что, с целью уменьшени  длительности спада выходного импульса, в него введен дополнительный двухтактный усилитель, затворы транзисторов которого соединены параллельно с затворами транзисторов выходного усилител , и дополнительный транзистор, исток которого подключен к стоку нагрузочного транзистора входного инвертора, и затвор и сток - к нолюсу источника питани , причем одна обкладка смещающего конденсатора подключена к выходу дополнительного усилител , а друга  - к средней точке соединени  дополнительного транзистора и входного инвертора.
пит
II
Фиг./
SU1746407A 1972-02-11 1972-02-11 Формирователь импульсов на моп-транзисторах SU420125A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1746407A SU420125A1 (ru) 1972-02-11 1972-02-11 Формирователь импульсов на моп-транзисторах

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1746407A SU420125A1 (ru) 1972-02-11 1972-02-11 Формирователь импульсов на моп-транзисторах

Publications (1)

Publication Number Publication Date
SU420125A1 true SU420125A1 (ru) 1974-03-15

Family

ID=20502728

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1746407A SU420125A1 (ru) 1972-02-11 1972-02-11 Формирователь импульсов на моп-транзисторах

Country Status (1)

Country Link
SU (1) SU420125A1 (ru)

Similar Documents

Publication Publication Date Title
US3808468A (en) Bootstrap fet driven with on-chip power supply
KR940010446A (ko) 효율적 네가티브 충전펌프
US4149232A (en) Voltage boosting circuits
SU420125A1 (ru) Формирователь импульсов на моп-транзисторах
JPS5822887B2 (ja) ゼツエンゲ−トトランジスタオ モチイタシユツリヨクカイロ
GB1434468A (en) Dynamic binary counter circuit
US2933689A (en) Gated amplitude discriminator
US3742260A (en) M. o. s. transistor circuits for pulse-shaping
SU482012A1 (ru) Импульсный усилитель мощности на мдп транзисторах
SU525247A1 (ru) Усилитель-формирователь импульсов на мдп транзисторах
JPS5570128A (en) Oscillator circuit
SU531284A2 (ru) Усилитель-формирователь на металло= диэлектрических полупроводниковых транзисторах
SU1267552A1 (ru) Преобразователь посто нного напр жени
SU1387179A1 (ru) Генератор напр жени треугольной формы
SU387502A1 (ru) Мультиви'братор на мдп транзисторах
SU1309278A1 (ru) Формирователь импульсов
SU1163464A2 (ru) Генератор импульсов
SU694872A1 (ru) Устройство дл задани граничных условий
SU1550601A1 (ru) Генератор импульсов
SU416877A1 (ru)
SU384189A1 (ru) Расширитель прямоугольных импульсов
SU822329A2 (ru) Расширитель импульсов
SU636801A1 (ru) Устройство выдержки времени
GB1210439A (en) Improvements in or relating to d.c. voltage supply circuit arrangements
JP2650354B2 (ja) Efm信号用波形整形回路