SU682902A1 - Устройство дл решени систем алгебраических уравнений - Google Patents
Устройство дл решени систем алгебраических уравненийInfo
- Publication number
- SU682902A1 SU682902A1 SU772476353A SU2476353A SU682902A1 SU 682902 A1 SU682902 A1 SU 682902A1 SU 772476353 A SU772476353 A SU 772476353A SU 2476353 A SU2476353 A SU 2476353A SU 682902 A1 SU682902 A1 SU 682902A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- vector
- outputs
- inputs
- group
- block
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Допустим необходимо решить Систему линейных алгебраических уравнений вида:
А . ,
где Л -„матрица посто нных коэффициен тову
к - вектор неизвестных; b - вектор .правых частей, В первом такте работы устройства на вторые входы группы .сумматоров 4 поступают с третьих выходов блока управлени
V
значени компонент вектора Ь первых (старших) разр дов компонент вектора правых частей и по сигналам управлени , поступающим с четвертых выходов этого блока на управл ющие входы группы сумматоров - осуществл етс суммирование, компоX
нент вектора Ь с установленными вначале в группе сумма1Х)ров 4 компонентами пулевого вектора (кодом нул ). На выходах группы сумматоров 4 образуютс значени компонент ненормализованного вектора
V
л1 (вектора, представленного без учета веса его ком понент в полноразр дных компонентах вектора х пеизвестных) первых разр дов компонент и скомого вежтора х неизвестных , которые поступают па входы блока сдвига информации и на входы блока пам ти . По сигналам, поступающим с п тых и первых выходов блока управлени на управл ющие входы блока сдвига информации п блока пам ти соответ1ственно, в блоке сдвига информации, осуществл ющем сдвиг величИН входных разр дных векторов в сторону младщих разр дов па Ч:исло разр дов, -пропорцноналы-юе весу ком.понент разр дных векторов, что эквивалентно умножению их на соответствующую степень основани системы счислени , осуществл V
етс сдвиг вектора x па /(0 разр дов, а в блоке пам ти осуществл етс запомниаV
ние вектора х. На выходах блока сдвига
V
информации образуетс величина л;,,, норма
лизованного вектора х, котора поступает на входы группы сумматоров 6, в которой по сигналам, поступающим с щестых выходов блока управлени на управл ющие входы группы сумматоров 6, суммируетс с установленным вначале в группе сумматоров 6 нулевым вектором. На выходах группы сумматоров 6 образуетс величина искомого вектора х неизвестных, равна на первом такте работы устройства величина векV
тора X(,|. По сигналам, поступающим с четвертых выходов блока управлени на управл ющие входы группы сумматоров 4, в последней вновь устанавливаетс нулевой вектор .
На втором такте работы устройства со вторых выходов блока управлепи па вторые входы блока 2 у.множени поступают величппы компонент матрицы Л2 вторых разр дов компонент матрицы посто нных коэффициентов, а по сигналам, поступающим с первых вьгходов блока управлени на управл ющие входы блока пам ти, осуществл етс считывание значений компоY
нент вектора х из блока пам ти, которые поступают с выходов блока пам ти на первые входы блока у.МНожени .
v
компонент вектора Лд х произведени поступают с выходов блока умножени на входы блока элементов НЕ, величины ко.мV
понент инвертированного вектора (-А Xi троизведени , с выходов которого по.ступаюг на первые входы группы сумматоров 4. На вторые входы этой группы поступают с третьих выходов блока управлени величи пы компонепт вектора Ь вторых разр дов ком.понент вектора В. Но сигналам, поступающим с четвертых выходов блока управлени на управл ющие входы группы сумматоров 4, осуществл етс суммирование векторов, .поступающих на первые и вторые входы этой группы. На выходах сумматора образуетс величина Xz ненормализированного вектора вторых разр дов компонент вектора х неизвестных, котора поступает на входы блока сдвига информации блока пам ти. :По сигналам, поступающим с п тых и первых выходов блока управлени на управл ющие входы блока сдвига информации и блока пам ти соответственно, в блоке сдвига информации осуществл етс
сдвиг вектора Xz на разр д вправо, а
V
в блоке пам ти - запоминание вектора xzНа выходах блока сдв.ига информации получаютс велн-чины компонент нормализоV
ванного вектора х .,„, которые поступают на входы группы сумматоров 6, где суммируютс по сигналам, поступающим с щестых выходов блока управлени на управл ющие входы группы с)мматоров 6, с компонентаV
МИ вектора л:,,,- На выходах группы сумматоров 6 образуетс величина искомого вектора X неизвестных, равна на втором такVV
те работы устройства ,, .,„. Но сигналам , поступающим па управл ющие входы группы су.мматоров 4 с четвертых выходов блока управлени , в сумматоре вновь устанавливаетс начальное значение - нулевой вектор. Аналогично на третьем такте работы устройства определ ютс величины
VV
0 Лзл:, и Л2Х2 на блоке умножени , величиVV
ны (-Лзл,) И () па блоке элементов НЕ, величины третьих компонент ненормаVVVV
лизованного вектора Хз Ьз-A Xi-AzXz па группе сумматоров 4, которые нормализуютс сдвигом вправо на /(2 разр дов в блоке сдвига информации, а затем формируют величину искомого вектора х неизVVV
вестных (дл третьего такта) -Гцгг- - н + лзн и т. д.
Число тактов работы устройства определ етс требуемым числом разр дов компонент получаемого вектора хранени .
Раасмотренное устройство благодар наличию новых элементов и св зей между ними обеспечивает неитерационный процесс решени и поразр дную обработку информации , не требующую сложных многоразр дных блоков.
Claims (2)
1.Авторское |Свидетельство № 402016, кл. G 06 F 7/34, 1973.
2.Евреинов Э. В., Прангишвилн И. В. Цифровые автоматы с настраиваемой структурой . М., «Энерги , 1974, с. 195-196.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772476353A SU682902A1 (ru) | 1977-04-08 | 1977-04-08 | Устройство дл решени систем алгебраических уравнений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772476353A SU682902A1 (ru) | 1977-04-08 | 1977-04-08 | Устройство дл решени систем алгебраических уравнений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU682902A1 true SU682902A1 (ru) | 1979-08-30 |
Family
ID=20705131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772476353A SU682902A1 (ru) | 1977-04-08 | 1977-04-08 | Устройство дл решени систем алгебраических уравнений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU682902A1 (ru) |
-
1977
- 1977-04-08 SU SU772476353A patent/SU682902A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0849664B1 (en) | Apparatus for computing transcendental functions quickly | |
US5220524A (en) | Machine method to perform newton iterations for reciprocals | |
US4748582A (en) | Parallel multiplier array with foreshortened sign extension | |
US5206823A (en) | Apparatus to perform Newton iterations for reciprocal and reciprocal square root | |
EP0042452B1 (en) | Signal processor computing arrangement and method of operating said arrangement | |
JPH02196328A (ja) | 浮動小数点演算装置 | |
US4130878A (en) | Expandable 4 × 8 array multiplier | |
US5032865A (en) | Calculating the dot product of large dimensional vectors in two's complement representation | |
US3763358A (en) | Interweaved matrix updating coordinate converter | |
CN1020170C (zh) | 高速数字处理器 | |
US5957999A (en) | Booth multiplier with squaring operation accelerator | |
SU682902A1 (ru) | Устройство дл решени систем алгебраических уравнений | |
US4546447A (en) | Division apparatus | |
GB1476603A (en) | Digital multipliers | |
US4276608A (en) | Fibonacci p-code parallel adder | |
SU1226448A1 (ru) | Матричное устройство дл вычислени тригонометрических функций | |
SU879584A1 (ru) | Устройство дл возведени в квадрат комплексных чисел | |
SU1683016A1 (ru) | Устройство дл умножени | |
SU1631555A1 (ru) | Арифметическое устройство дл процессора быстрого преобразовани Фурье | |
SU736112A1 (ru) | Устройство дл вычислени коэффициентов фурье | |
SU470809A1 (ru) | Устройство дл контрол вычислений | |
SU1363188A1 (ru) | Параллельный сумматор | |
SU1173410A1 (ru) | Устройство дл умножени в избыточном последовательном коде | |
SU1247892A1 (ru) | Матричное вычислительное устройство | |
SU734683A1 (ru) | Устройство дл умножени п-разр дных чисел |